[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 202210200010.4
• 申請日: 2022-03-02
• 公開（公告）號: CN114613770A
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 李永亮;張佳熠;殷華湘;羅軍;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/775;H01L21/8234;B82Y10/00
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

1.一種半導體器件，其特征在于，包括：

襯底，所述襯底具有第一元件區和第二元件區；

形成在所述第一元件區上的第一環柵晶體管；所述第一環柵晶體管具有至少一層第一納米線或片；所述至少一層第一納米線或片的外周依次環繞有第一柵介質層和第二柵介質層；

以及形成在所述第二元件區上的第二環柵晶體管；所述第二環柵晶體管具有至少一層第二納米線或片；所述至少一層第二納米線或片的外周環繞有第三柵介質層；所述第一柵介質層和所述第二柵介質層的總厚度大于所述第三柵介質層的厚度；所述第一納米線或片的厚度小于所述第二納米線或片的厚度；所述第一環柵晶體管具有的第一納米線或片的層數等于所述第二環柵晶體管具有的第二納米線或片的層數。

2.根據權利要求1所述的半導體器件，其特征在于，所述第一環柵晶體管為輸入/輸出器件；所述第二環柵晶體管為核心器件。

3.根據權利要求1所述的半導體器件，其特征在于，所述第一納米線或片的寬度小于所述第二納米線或片的寬度；和/或，

所述第一納米線或片與所述第一柵介質層所組成結構的總厚度等于所述第二納米線或片的厚度；和/或，

所述第一納米線或片與所述第一柵介質層所組成結構的總寬度等于所述第二納米線或片的寬度。

4.根據權利要求1所述的半導體器件，其特征在于，所述第二柵介質層和所述第三柵介質層所含有的材料相同；所述第二柵介質層和所述第三柵介質層的厚度相等；或，

所述第二柵介質層和所述第三柵介質層所含有的材料不同。

5.一種半導體器件的制造方法，其特征在于，包括：

提供一襯底；所述襯底具有第一元件區和第二元件區；

形成位于所述第一元件區上的第一環柵晶體管、以及形成位于所述第二元件區上的第二環柵晶體管；所述第一環柵晶體管具有至少一層第一納米線或片；所述至少一層第一納米線或片的外周依次環繞有第一柵介質層和第二柵介質層；所述第二環柵晶體管具有至少一層第二納米線或片；所述至少一層第二納米線或片的外周環繞有第三柵介質層；所述第一柵介質層和所述第二柵介質層的總厚度大于所述第三柵介質層的厚度；所述第一納米線或片的厚度小于所述第二納米線或片的厚度；所述第一環柵晶體管具有的第一納米線或片的層數等于所述第二環柵晶體管具有的第二納米線或片的層數。

6.根據權利要求5所述的半導體器件的制造方法，其特征在于，所述形成位于所述第一元件區上的第一環柵晶體管、以及形成位于所述第二元件區上的第二環柵晶體管，包括：

在所述第一元件區上形成至少一層納米線或片、以及在所述第二元件區上形成溝道形成部；所述溝道形成部包括至少一層疊層；每層所述疊層均包括犧牲層、以及位于所述犧牲層上的溝道層；

對所述至少一層納米線或片進行選擇性氧化處理，以使得所述至少一層納米線或片剩余的部分形成所述至少一層第一納米線或片，以及形成環繞在所述至少一層第一納米線或片外周的所述第一柵介質層；

去除所述犧牲層，使得至少一層疊層包括的所述溝道層形成所述至少一層第二納米線或片；

形成位于所述第一柵介質層上的所述第二柵介質層，以及形成環繞在所述至少一層第二納米線或片的外周的所述第三柵介質層。

7.根據權利要求6所述的半導體器件的制造方法，其特征在于，采用原位水汽生成工藝對所述至少一層納米線或片進行所述選擇性氧化處理；所述選擇性氧化處理的條件為：至少在含氧氣氛環境下，處理溫度為600℃～950℃。