[發明專利]一種基于FPGA的測試裝置

在審

• 申請號: 202210197171.2
• 申請日: 2013-10-12
• 公開（公告）號: CN114660435A
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 陸放
• 申請（專利權）人: 深圳市愛德特科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/303;G01R1/30
• 代理公司: 北京方圓嘉禾知識產權代理有限公司 11385
• 代理人: 王月松

本發明公開了一種基于FPGA的測試裝置，創新性地使用FPGA電路以及輸出輸入標準及模式的可調性設計出相應的測試裝置，代替了現行測量設備相應電子線路。不但極大提高了性能同時也極大地降低了線路功耗，關鍵設計的物理尺寸及成本。另外，還創新性地使用FPGA的高速數據傳輸性能將大量測試數據高速傳輸到直接與被測元件連接的器件上，解決了關鍵設計微型化瓶頸之一。進一步地，將直流及低速性能測式的相關電路與高速測試電路完全分離，在實施各自測試時才與被測元件相接使兩電路互不影響，而在需要共同連接在一起做相應測試時也能將其連接在一起。因此大大降低了功耗，物理尺寸及成本，具有很好的市場推廣應用前景。

本申請是名為《一種基于FPGA的測試裝置》的專利申請的分案申請，原申請的申請日為2013年10月12日，申請號為20201310475616.X。

技術領域

本發明涉及電子測試技術領域，更具體地，涉及一種基于FPGA的測試裝置。

背景技術

集成電路測試設備包括用于驅動被測元件及接收被測元件輸出信號的電路。現有技術中是用專門設計的特殊電子器件來實現的。其具有以下缺點：1、因是為這一用途專門設計及制造，其用量較少，故設計和制造成本極高；

2、因其驅動及接收電壓是連續可控調的，所以要達到高速十分困難，而且由于這種線路功耗很大，從而因散熱問題無法微型化。

另外，現有技術中用以做調節每個通道時序的可控延遲電路是用的分裂元件，這也使得微型化無法實現。而且，現有技術中，高速與低速測試電路之間分離器件很大也使得無法微型化。現有技術中，為了達到高速測試，儲存測試數據是使用極其高速的SRAM，但其缺點是價格極昂貴而且容量小。

有鑒于此，現有技術有待改進和提高。

發明內容

鑒于現有技術的不足，本發明目的在于提供一種基于FPGA的測試裝置。旨在解決現有技術的集成電路測試設備存在的功率過大，微型化困難、制造成本高等問題。

本發明的技術方案如下：本發明提供了一種基于FPGA的測試裝置，用于對被測元件的電子元件性能進行測試，所述測試裝置包括：FPGA電路、測試系統控制器和存儲裝置；

所述基于FPGA的測試裝置根據被測量元件的不同性能特性隨時改動FPGA電路來配合被測元件以達到測試被測元件的目的；

所述測試裝置根據被測量元件的電路以及輸入輸出標準和模式隨時改動所述FPGA電路、輸入輸出標準、時間延遲及模式來配合被測元件以達到測試被測元件的目的；

所述FPGA電路與測試系統控制器及存儲裝置連接，所述測試系統控制器及所述存儲裝置用于提供測試數據到基于FPGA的測試裝置，并通過所述FPGA電路對被測元件進行測試；

所述FPGA電路接收測試數據通過高速SERDES從存儲裝置接收，分成多個不同速率的通道并各自通過FIFO做數據時序同步，然后分別送至不同輸入輸出標準及模式的端口，用以做驅動數據或做接收數據的對比數據。

可選地，所述FPGA電路還包括由FPGA輸入輸出所帶的可調延遲線路。

可選地，所述存儲裝置為DDR內存。

可選地，所述測試裝置還包括高速測試線路或低速測試線路；所述高速測試線路或低速測試線路完全分離并分別在各自測試時使用機械裝置通過測試針連接到被測元件上，以使高速測試線路或低速測試線路與被測元件分別連接進行高速測試或低速測試而互不干擾。

可選地，所述測試裝置還包括高速測試線路和低速測試線路；所述低速測試線路的測試針接到被測元件線路板的接觸點上，所述高速測試線路的測試針接到低速測試線路的主板的背面的接觸點上，以使低速測試線路與高速測試線路及被測元件同時連接，并進行所需的測試。