[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 202210195379.0
• 申請日: 2016-10-26
• 公開（公告）號: CN114582875A
• 公開（公告）日: 2022-06-03
• 發(fā)明（設計）人: 山本芳樹
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;張昊

本公開涉及功耗降低的半導體器件。該器件包括：n型阱區(qū)域，位于半導體主體的主面之上；元件隔離區(qū)域，位于主表面之上；第一和第二有源區(qū)域，位于n型阱區(qū)域中并且被元件隔離區(qū)域環(huán)繞；絕緣膜，位于第一有源區(qū)域中的主表面之上；半導體層，位于絕緣膜之上；柵電極層，通過柵極絕緣膜位于半導體層之上；p型源極和漏極區(qū)域，在柵電極層的兩個端部處形成在半導體層中；偽柵電極層，通過柵極絕緣膜位于半導體層之上；n型半導體區(qū)域，位于第二有源區(qū)域中的n型阱區(qū)域表面之上；以及電源布線，與n型半導體區(qū)域耦合。偽柵電極層電浮置。

本申請是申請日為2016年10月26日、申請?zhí)枮?01610947452X、發(fā)明名稱為“半導體器件”的申請的分案申請。

技術領域

本發(fā)明涉及半導體器件，更具體地，涉及用于具有設置在SOI襯底之上的SRAM的半導體器件的技術。

背景技術

日本未審查專利申請公開第2009-135140號公開了一種半導體器件，其包括具有薄膜BOX-SOI結構的PMOS和NMOS晶體管。半導體器件具有半導體支持襯底、具有10nm以下的厚度的絕緣膜以及半導體層，其中PMOS晶體管和NMOS晶體管形成在半導體層的表面中。阱區(qū)域位于半導體層下方，穿過具有10nm以下的厚度的絕緣膜，并且通過向阱區(qū)域施加期望的電壓來改變PMOS和NMOS晶體管的閾值。

發(fā)明內容

本發(fā)明的發(fā)明人對具有SRAM存儲單元的半導體器件進行了研究，該SRAM存儲單元包括具有薄膜BOX-SOI結構的NMOS和PMOS晶體管。每個SRAM存儲單元均包括兩個POMS負載晶體管、兩個NMOS驅動器晶體管以及兩個存取晶體管。兩個負載晶體管形成在n型阱區(qū)域中，并且兩個驅動器晶體管和兩個存取晶體管形成在p型阱區(qū)域中。

這種SRAM存儲單元以矩陣圖案在半導體襯底之上沿X和Y方向布置以配置存儲陣列，并且這種存儲單元以矩陣圖案沿X和Y方向布置。

沿Y方向延伸的p型阱區(qū)域和n型阱區(qū)域連續(xù)地位于多個存儲陣列中，并且具有沿X方向延伸的期望寬度的抽頭區(qū)域(tap region)沿Y方向位于彼此相鄰的存儲陣列之間。抽頭區(qū)域是向p型阱區(qū)域和n型阱區(qū)域供應電能的區(qū)域，其中向p型阱區(qū)域供應第一電位的電源布線以及向n型阱區(qū)域供應第二電位的電源布線沿X方向延伸。

SRAM存儲單元包括多個柵電極層(柵極導體膜、柵極導體帶)，其為負載晶體管、驅動器晶體管和存取晶體管配置柵電極。在抽頭區(qū)域中，不設置存儲單元但是多個偽柵電極層設置在與柵電極層相同的層中，并且偽柵電極層與電源布線耦合。換句話說，第一電位或第二電位被提供給偽柵極帶。

然而，本發(fā)明的發(fā)明人發(fā)現(xiàn)，泄露電流發(fā)生在抽頭區(qū)域中定位偽柵電極層的區(qū)域中，從而使得難以降低半導體器件的功耗。

因此，需要能降低具有SRAM存儲單元(其具有薄膜BOX-SOI結構)的半導體器件的功耗的技術。

本發(fā)明的上述和其他目的和新穎特征將根據(jù)以下說明書和附圖中的詳細說明而變得清楚。

根據(jù)本發(fā)明的一個方面，提供了一種半導體器件，包括：n型阱區(qū)域，形成在半導體襯底的主表面之上；元件隔離區(qū)域，形成在半導體襯底的主表面之上；以及第一有源區(qū)域和第二有源區(qū)域，位于n型阱區(qū)域中并且被元件隔離區(qū)域環(huán)繞。該器件還包括：絕緣膜，在第一有源區(qū)域中形成在半導體襯底的主表面之上；半導體層，形成在絕緣膜之上；柵電極層，通過柵極絕緣膜形成在半導體層之上；p型源極區(qū)域和p型漏極區(qū)域，在柵電極層的兩個端部處形成在半導體層中；以及偽柵電極層，通過柵極絕緣膜形成在半導體層之上。該器件進一步包括：n型半導體區(qū)域，在第二有源區(qū)域中形成在n型阱區(qū)域的表面之上；以及電源布線，與n型半導體區(qū)域耦合。偽柵電極層電浮置。

根據(jù)本發(fā)明，可以降低半導體器件的功耗。

附圖說明

圖1是示出根據(jù)本發(fā)明優(yōu)選實施例的SRAM中的存儲單元的等效電路圖；