[發明專利]用于光纖時間傳遞的多級數字精密時延控制方法及系統

在審

• 申請號: 202210190401.2
• 申請日: 2022-02-28
• 公開（公告）號: CN114640346A
• 公開（公告）日: 2022-06-17
• 發明（設計）人: 劉博;劉濤;張首剛;董瑞芳;郭新興;孔維成;李博
• 申請（專利權）人: 中國科學院國家授時中心
• 主分類號: H03L7/081
• 分類號: H03L7/081
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 李鵬威

本發明公開了一種用于光纖時間傳遞的多級數字精密時延控制方法及系統，所述方法包括：步驟1，獲取初始時延控制量；步驟2，基于初始時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償；步驟3，判斷更新時延控制量是否處于預設閾值范圍內；若否則跳轉執行步驟4，若是則跳轉執行步驟5；步驟4，基于更新時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，并跳轉執行步驟3；步驟5，根據更新時延控制量采用DPLL進行移相。本發明通過FPGA技術和DPLL移相技術的結合，能夠實現相位時延的粗調和細調，可實現大范圍時延的多級數字精密時延控制。

技術領域

本發明屬于光纖時間傳遞技術領域，特別涉及一種用于光纖時間傳遞的多級數字精密時延控制方法及系統。

背景技術

光纖時間傳遞以其傳輸介質穩定、損耗低、抗電磁干擾、受環境干擾較小、路徑單一等明顯的穩定性與安全性優勢，逐漸成為國內外高精度時間傳遞的重要方式；在光纖時間傳遞系統中，往往是先通過估算或實測等方法獲得兩地之間的傳輸時延，再對傳輸時延進行補償，從而實現時間的傳遞同步。

當前應用于光纖時間傳遞的時延控制技術，主要包括：移相器，利用移相器產生穩定的相位差；該技術可能存在信號間斷，且控制范圍極窄，一般為10ns；可編程延遲線，雖然分辨率高，但一樣難以實現大范圍的時延控制，一般僅為幾十ns一下；FPGA(現場可編程門陣列)，利用FPGA實現相位移動，由于FPGA的移相的分辨率取決于FPGA的時鐘頻率，極大地限制了其分辨率；兩段式調節，采用FPGA粗調和PLL移相細調相結合的方式進行大范圍精密時延控制，此方式主要采用模擬電路進行實現，對硬件電路中的選品、加工及調試要求較高且不能查看補償中間狀態。

發明內容

本發明的目的在于提供一種用于光纖時間傳遞的多級數字精密時延控制方法及系統，以解決上述存在的一個或多個技術問題。本發明提供的多級數字精密時延控制方法，通過FPGA技術和DPLL移相技術的結合，能夠實現相位時延的粗調和細調，可實現大范圍時延的多級數字精密時延控制。

為達到上述目的，本發明采用以下技術方案：

本發明的一種用于光纖時間傳遞的多級數字精密時延控制方法，包括以下步驟：

步驟1，獲取本地端與遠程端的初始時延控制量；

步驟2，基于所述初始時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量；

步驟3，判斷所述更新時延控制量是否處于預設閾值范圍內；若否則跳轉執行步驟4，若是則跳轉執行步驟5；

步驟4，基于更新時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量，并跳轉執行步驟3；

步驟5，根據更新時延控制量采用DPLL進行移相，完成多級數字精密時延控制。

本發明方法的進一步改進在于，步驟1具體包括：

由測量單元測得光纖鏈路傳遞來的外部1PPS信號與FPGA生成的1PPS信號的實際時延量作為初始時延控制量。

本發明方法的進一步改進在于，步驟2具體包括：

確定FPGA的時鐘周期為T，按照公式處理初始時延控制量后，設定整周期移相的周期數N，FPGA延遲N個周期后輸出1PPS信號。

本發明方法的進一步改進在于，步驟3具體包括：

判斷所述更新時延控制量是否處于正負150ns之間；若否則跳轉執行步驟4，若是則跳轉執行步驟5。

本發明方法的進一步改進在于，步驟5具體包括：