[發明專利]用于光纖時間傳遞的多級數字精密時延控制方法及系統

在審

• 申請號: 202210190401.2
• 申請日: 2022-02-28
• 公開（公告）號: CN114640346A
• 公開（公告）日: 2022-06-17
• 發明（設計）人: 劉博;劉濤;張首剛;董瑞芳;郭新興;孔維成;李博
• 申請（專利權）人: 中國科學院國家授時中心
• 主分類號: H03L7/081
• 分類號: H03L7/081
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 李鵬威

1.一種用于光纖時間傳遞的多級數字精密時延控制方法，其特征在于，包括以下步驟：

步驟1，獲取本地端與遠程端的初始時延控制量；

步驟2，基于所述初始時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量；

步驟3，判斷所述更新時延控制量是否處于預設閾值范圍內；若否則跳轉執行步驟4，若是則跳轉執行步驟5；

步驟4，基于更新時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量，并跳轉執行步驟3；

步驟5，根據更新時延控制量采用DPLL進行移相，完成多級數字精密時延控制。

2.根據權利要求1所述的一種用于光纖時間傳遞的多級數字精密時延控制方法，其特征在于，步驟1具體包括：

由測量單元測得光纖鏈路傳遞來的外部1PPS信號與FPGA生成的1PPS信號的實際時延量作為初始時延控制量。

3.根據權利要求2所述的一種用于光纖時間傳遞的多級數字精密時延控制方法，其特征在于，步驟2具體包括：

確定FPGA的時鐘周期為T，按照公式處理初始時延控制量后，設定整周期移相的周期數N，FPGA延遲N個周期后輸出1PPS信號。

4.根據權利要求3所述的一種用于光纖時間傳遞的多級數字精密時延控制方法，其特征在于，步驟3具體包括：

判斷所述更新時延控制量是否處于正負150ns之間；若否則跳轉執行步驟4，若是則跳轉執行步驟5。

5.根據權利要求3所述的一種用于光纖時間傳遞的多級數字精密時延控制方法，其特征在于，步驟5具體包括：

步驟5.1，配置數控振蕩器內部相位累加器的最大閾值ξ_max、相位累加器最小閾值ξ_min以及頻率控制字中心值取ξ_m，ξ_m＝2^n-1，n為數控振蕩器內部相位累加器的位數；粗調相位累加器最大閾值ξ_max、相位累加器最小閾值ξ_min以及根據收發兩端時間間隔測量值配置粗調頻率控制字值ξ，β為相位累加器與頻率控制字的比例因子；判定粗調頻率控制字值ξ是否大于最大閾值ξ_max或者小于最小閾值ξ_min；若否則按照初設值配置粗調頻率控制字值ξ，若是則按照最大閾值ξ_max或者最小閾值ξ_min配置粗調頻率控制字值ξ；

步驟5.2，判定收發兩端時間間隔測量值是否在正負300ps之間，若否則跳轉執行步驟5.1，若是則跳轉執行步驟5.3；

步驟5.3，由數控振蕩器輸出的10MHz與外部輸入10MHz進行鑒相，并根據鑒相數值配置頻率控制字值改變最小步長值δ，按照最小步長值δ正向或者反向精密改變頻率控制字值ξ，ξ＝ξ±δ；

步驟5.4，判定收發兩端時間間隔測量值是否在正負30ps之間；若否則跳轉執行步驟5.3，若是則完成多級數字精密時延控制。

6.一種用于光纖時間傳遞的多級數字精密時延控制系統，其特征在于，包括：

測量獲取模塊，用于獲取本地端與遠程端的初始時延控制量；

補償模塊，用于基于所述初始時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量；

判斷模塊，用于判斷所述更新時延控制量是否處于預設閾值范圍內；若否則跳轉執行迭代模塊的步驟，若是則跳轉執行移相模塊的步驟；

迭代模塊，用于基于更新時延控制量獲得FPGA移相的整數倍時鐘周期，根據FPGA移相的整數倍時鐘周期進行補償，獲取補償后的更新時延控制量，并跳轉執行判斷模塊的步驟；

移相模塊，用于根據更新時延控制量采用DPLL進行移相，完成多級數字精密時延控制。