[發明專利]半導體器件和制造方法

在審

• 申請號: 202210189577.6
• 申請日: 2022-02-28
• 公開（公告）號: CN114975359A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 陳憲偉;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/31;H01L23/64;H01L25/16
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本申請的實施例提供了三維結構和方法，其中電容器與第一半導體器件分開形成，電容器然后連接到第一半導體器件。例如，提供電容器芯片，然后將其接合到第一半導體管芯。用第一密封劑密封電容器芯片和第一半導體管芯，并且減薄電容器芯片和第一半導體管芯中的一個以暴露貫通孔。本申請的實施例還提供了半導體器件及其制造方法。

技術領域

本發明的實施例涉及半導體器件和制造方法。

背景技術

由于各種電子元件(如晶體管、二極管、電阻器、電容器等)的集成密度不斷提高，半導體行業經歷了快速增長。在大多數情況下，集成密度的提高來自于最小部件尺寸的重復減小(例如，將半導體工藝節點朝向到亞20nm節點縮小)，這允許更多的組件集成到給定區域中。隨著最近對小型化、更高速度和更大帶寬以及更低功耗和延遲的需求的增長，越來越需要更小和更具創造性的半導體芯片封裝技術。

隨著半導體技術的進一步發展，堆疊半導體器件，例如3D集成電路(3DIC)，已成為進一步減小半導體器件物理尺寸的有效器件。在堆疊半導體器件中，諸如邏輯、存儲器、處理器電路等的有源電路被制造在不同的半導體晶圓上。可以將兩個或多個半導體晶圓安裝在彼此的頂部，以進一步減小半導體器件的形狀因子。然而，為了進一步減小器件的尺寸和改進器件的操作特性，需要進一步的改進。

發明內容

根據本申請實施例的一個方面，提供了一種制造半導體器件的方法，方法包括：提供電容器芯片，電容器芯片包括深溝槽電容器；將第一半導體管芯接合到電容器芯片；用第一密封劑密封電容器芯片和第一半導體管芯中的第一個；減薄電容器芯片和第一半導體管芯中的第二個以暴露貫通孔；將電容器芯片和第一半導體管芯中的第二個連接到中介層；和將中介層接合到襯底上。

根據本申請實施例的另一個方面，提供了一種制造半導體器件的方法，方法包括：將電容器芯片和第一半導體管芯組合成第一結構；將第一結構的至少部分嵌入第一密封劑中；減薄第一結構以暴露貫通孔；將貫通孔連接到中介層；將第二半導體管芯接合到中介層；將第二半導體管芯和組合嵌入第二密封劑中；以及將中介層連接到襯底。

根據本申請實施例的又一個方面，提供了一種半導體器件，包括：中介層，位于襯底上方；第一集成電容器器件，接合到中介層，第一集成電容器器件包括：電容器芯片；第一半導體管芯，連接到電容器芯片；和貫通孔，延伸穿過第一集成電容器器件的半導體襯底；第二半導體管芯，接合到中介層；以及密封劑，密封第一集成電容器器件和第二半導體管芯。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據一些實施例的電容器的形成。

圖2示出了根據一些實施例的貫通孔的形成。

圖3示出了根據一些實施例的金屬化層的形成。

圖4示出了根據一些實施例的外部連接器的形成。

圖5A至圖5B示出了根據一些實施例的第一半導體器件的接合。

圖6示出了根據一些實施例的密封。

圖7A至圖7C示出了根據一些實施例的形成集成電容器器件的貫通孔的暴露。

圖8A至圖8B示出了根據一些實施例的貫通孔與襯底的接合。

圖9示出了根據一些實施例的將貫通孔連接到第一中介層。

圖10示出了根據一些實施例的將貫通孔連接到第二中介層。

圖11示出了根據一些實施例的在集成扇出封裝件中連接貫通孔。

圖12示出了根據一些實施例的將電容器芯片附接到載體晶圓。