[發明專利]半導體器件封裝及其制造方法

在審

• 申請號: 202210184218.1
• 申請日: 2022-02-23
• 公開（公告）號: CN114628364A
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 吳俊毅;余振華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/535;H01L25/065
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

1.一種半導體器件封裝的制造方法，包括：

在載體襯底上形成重布線結構；

使用第一導電連接件將第一內連線結構的第一側耦合到所述重布線結構的第一側，其中所述第一內連線結構包括芯體襯底，其中所述第一內連線結構在所述第一內連線結構的與所述第一內連線結構的所述第一側相對的第二側上包括第二導電連接件；

使用所述第二導電連接件將第一半導體器件耦合到所述第一內連線結構的所述第二側；

移除所述載體襯底；以及

使用第三導電連接件將第二半導體器件耦合到所述重布線結構的第二側，其中所述重布線結構的所述第二側與所述重布線結構的所述第一側相對。

2.根據權利要求1所述的半導體器件封裝的制造方法，其中所述將所述第一內連線結構的所述第一側耦合到所述重布線結構的所述第一側使得在所述第一內連線結構與所述重布線結構之間形成第一間隙。

3.根據權利要求2所述的半導體器件封裝的制造方法，還包括：沉積底部填充材料以填充所述第一內連線結構與所述重布線結構之間的所述第一間隙。

4.根據權利要求1所述的半導體器件封裝的制造方法，還包括：

在所述重布線結構的所述第二側上形成第四導電連接件；以及

使用所述第四導電連接件將第三半導體器件耦合到所述重布線結構的所述第二側。

5.根據權利要求4所述的半導體器件封裝的制造方法，其中所述第一導電連接件及所述第四導電連接件包括球柵陣列連接件且所述第二導電連接件及所述第三導電連接件包括受控塌陷芯片連接凸塊。

6.根據權利要求5所述的半導體器件封裝的制造方法，其中所述第二導電連接件的第二節距小于所述第一導電連接件的第一節距及所述第四導電連接件的第三節距。

7.一種半導體器件封裝的制造方法，包括：

在載體襯底上形成重布線結構，其中所述重布線結構的最底層包括第一接墊及第二接墊，其中所述第一接墊具有與所述第二接墊不同的節距；

在所述重布線結構之上安裝第一內連線結構，其中所述第一內連線結構經由所述第一內連線結構的第一側上的第一導電連接件電耦合到所述重布線結構，其中所述第一內連線結構包括芯體襯底，其中所述第一內連線結構在所述第一內連線結構的與所述第一內連線結構的所述第一側相對的第二側上包括第二導電連接件及結合接墊；

經由所述第二導電連接件將第一半導體器件電耦合到所述第一內連線結構；以及

經由第三導電連接件將第二半導體器件電耦合到所述重布線結構的所述第一接墊，所述第一半導體器件位于所述第一內連線結構的與所述第二半導體器件相對的側上。

8.一種半導體器件封裝，包括：

重布線結構；

第一內連線結構，電連接到所述重布線結構的第一側，其中所述第一內連線結構包括芯體襯底；

底部填充材料，位于所述第一內連線結構與所述重布線結構之間；

第一半導體封裝，結合到所述重布線結構的第二側；以及

第二半導體封裝，結合到所述第一內連線結構，所述第二半導體封裝位于所述第一內連線結構的與所述第一半導體封裝相對的側上。

9.根據權利要求8所述的半導體器件封裝，其中所述底部填充材料還在實體上接觸所述第一內連線結構的側壁。

10.根據權利要求8所述的半導體器件封裝，還包括第三半導體封裝，所述第三半導體封裝通過第一導電連接件結合到所述重布線結構的所述第二側。

11.根據權利要求10所述的半導體器件封裝，其中所述第一半導體封裝通過第二導電連接件結合到所述重布線結構的所述第二側，且所述第二半導體封裝通過第三導電連接件結合到所述第一內連線結構，其中所述第一導電連接件的第一節距不同于所述第二導電連接件及所述第三導電連接件的第二節距。

12.根據權利要求8所述的半導體器件封裝，還包括通過第四導電連接件耦合到所述第一內連線結構的印刷電路板，其中所述第四導電連接件的第一高度大于所述第二半導體封裝的第二高度。