[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202210183990.1
• 申請日: 2022-02-28
• 公開（公告）號: CN115835640A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 久米一平
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/27;H10B43/35;H10B43/27
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

實施方式提供制造工序簡化的半導體存儲裝置及其制造方法。實施方式的半導體存儲裝置包括第一芯片(40)和第二芯片(50)，所述第一芯片(40)包括：具有間隔地在第一方向上排列的多個第一導電層；在所述多個第一導電層內沿所述第一方向延伸的第一半導體層；所述第一半導體層與所述多個第一導電層之間的第一絕緣膜；第二半導體層(41)，設置在所述多個第一導電層的上方，與所述第一半導體層接觸；以及與所述第二半導體層的上方接觸而設置的第一電極(PD3a)，所述第二芯片50包括與所述第一電極接觸的第二電極(PD4)和與所述第二電極接觸的第二導電層(51)。

[相關申請]

本申請享受以日本專利申請2021－152185號(申請日：2021年9月17日)為基礎申請的優先權。本申請通過參照此基礎申請包括基礎申請的全部內容。

技術領域

實施方式涉及半導體存儲裝置及其制造方法。

背景技術

已知有將存儲單元排列成三維狀而成的NAND型閃存。

發明內容

實施方式提供制造工序簡化的半導體存儲裝置及其制造方法。

實施方式的半導體存儲裝置包括第一芯片和第二芯片，所述第一芯片包括：具有間隔地在第一方向上排列的多個第一導電層；在所述多個第一導電層內沿所述第一方向延伸的第一半導體層；所述第一半導體層與所述多個第一導電層之間的第一絕緣膜；第二半導體層，設置在所述多個第一導電層的上方，與所述第一半導體層接觸；以及與所述第二半導體層的上方接觸地設置的第一電極，所述第二芯片包括與所述第一電極接觸的第二電極和與所述第二電極接觸的第二導電層。

附圖說明

圖1是表示第一實施方式的半導體存儲裝置的結構的一例的框圖。

圖2是表示第一實施方式的半導體存儲裝置的存儲單元陣列的電路結構的一例的圖。

圖3是表示第一實施方式的半導體存儲裝置的剖面結構的一例的剖視圖。

圖4是表示第一實施方式的半導體存儲裝置的其他剖面結構的一例的剖視圖。

圖5是用于說明第一實施方式的半導體存儲裝置的兩個層疊體的結構的詳細情況的剖視圖。

圖6～圖22是表示制造第一實施方式的半導體存儲裝置的某工序的一例的剖視圖。

圖23是表示第一實施方式的比較例的半導體存儲裝置的剖面結構的一例的剖視圖。

圖24是表示第一實施方式的第一變形例的半導體存儲裝置的剖面結構的一例的剖視圖。

圖25是表示第一實施方式的第二變形例的半導體存儲裝置的剖面結構的一例的剖視圖。

具體實施方式

以下，參照附圖對實施方式進行說明。在以下的說明中，對具有相同功能及結構的結構要素標注共通的參照附圖標記。在區分具有共通的參照附圖標記的多個結構要素的情況下，對該共通的參照附圖標記附加下標來進行區分。在不需要特別區分多個結構要素的情況下，對該多個結構要素僅標注共通的參照附圖標記，不標注下標。

可以通過硬件及軟件中的任一個或將兩者組合來實現各功能塊。另外，各功能塊不必如以下說明那樣進行區分。例如，一部分功能也可以通過與例示的功能塊不同的功能塊來執行。進而，例示的功能塊也可以被分割為更細的功能子塊。另外，以下說明中的各功能塊以及各結構要素的名稱是為了方便的，并不限定各功能塊以及各結構要素的結構以及動作。

第一實施方式

以下，對第一實施方式的半導體存儲裝置1進行說明。

[結構例]

(1)半導體存儲裝置