[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202210183990.1
• 申請日: 2022-02-28
• 公開（公告）號: CN115835640A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 久米一平
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/27;H10B43/35;H10B43/27
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

1.一種半導體存儲裝置，具備第一芯片和第二芯片，

所述第一芯片包括：

多個第一導電層，具有間隔地在第一方向上排列；

第一半導體層，在所述多個第一導電層內沿所述第一方向延伸；

第一絕緣膜，位于所述第一半導體層與所述多個第一導電層之間；

第二半導體層，設置在所述多個第一導電層的上方，與所述第一半導體層接觸；以及

第一電極，與所述第二半導體層的上方接觸而設置，

所述第二芯片包括：

與所述第一電極接觸的第二電極；以及

與所述第二電極接觸的第二導電層。

2.根據權利要求1所述的半導體存儲裝置，

所述第二導電層含有銅(Cu)。

3.根據權利要求1所述的半導體存儲裝置，

所述第二芯片還包括：

多個第三導電層，具有間隔地在所述第一方向上排列；

第三半導體層，在所述多個第三導電層內沿所述第一方向延伸；

第二絕緣膜，位于所述第三半導體層與所述多個第三導電層之間；

第四半導體層，與所述第三半導體層接觸；以及

第四導電層，與所述第四半導體層連接。

4.根據權利要求3所述的半導體存儲裝置，

所述第二導電層和所述第四導電層中的至少一個導電層包含鋁(Al)。

5.根據權利要求1所述的半導體存儲裝置，

所述第二導電層被用作源極線。

6.根據權利要求1所述的半導體存儲裝置，

還具備第三芯片，該第三芯片包括晶體管及第三電極，

所述第一芯片還包括與所述第三電極接觸的第四電極。

7.根據權利要求1所述的半導體存儲裝置，

所述第二芯片還包括第三電極，

所述半導體存儲裝置還具備第三芯片，該第三芯片包括與所述第三電極接觸的第四電極，

所述第二芯片還包括：

多個第三導電層，具有間隔地在所述第一方向上排列；

第三半導體層，在所述多個第三導電層內沿所述第一方向延伸；

第二絕緣膜，位于所述第三半導體層與所述多個第三導電層之間；以及

第四半導體層，與所述第三半導體層及所述第三電極接觸，

所述第三芯片還包括與所述第四電極接觸的第四導電層。

8.根據權利要求1所述的半導體存儲裝置，

所述半導體存儲裝置是NAND型閃存。

9.一種半導體存儲裝置，

具備在第一方向上排列的多個單元芯片，

所述多個單元芯片中最下方的單元芯片包括：

多個第一導電層，具有間隔地在所述第一方向上排列；

第一半導體層，在所述多個第一導電層內沿所述第一方向延伸；

第一絕緣膜，位于所述第一半導體層與所述多個第一導電層之間；

第二半導體層，在所述多個第一導電層的上方與所述第一半導體層接觸；以及

第一電極，與所述第二半導體層的上方接觸而設置，并被連接到所述多個單元芯片中所述最下方的單元芯片的相鄰的單元芯片，

所述多個單元芯片中最上方的單元芯片包括：

第二電極，被連接到所述多個單元芯片中所述最上方的單元芯片的相鄰的單元芯片；

第二導電層，與所述第二電極接觸；

多個第三導電層，在所述第二導電層的上方、具有間隔地沿所述第一方向排列；

第三半導體層，在所述多個第三導電層內沿所述第一方向延伸；

第二絕緣膜，位于所述第三半導體層與所述多個第三導電層之間；

第四半導體層，在所述多個第三導電層的上方與所述第三半導體層接觸；以及

第四導電層，與所述第四半導體層連接。

10.一種半導體存儲裝置的制造方法，具備如下步驟：

形成層疊體，該層疊體包括：多個第一導電層，具有間隔地在第一方向上排列；第一半導體層，在所述多個第一導電層內沿所述第一方向延伸；第一絕緣膜，位于所述第一半導體層與所述多個第一導電層之間；以及第二半導體層，與所述第一半導體層接觸；

形成與所述第二半導體層接觸的第一電極，制造包括所述層疊體和所述第一電極的第一芯片；

形成第二導電層；

形成與所述第二導電層接觸的第二電極，制造包括所述第二導電層和所述第二電極的第二芯片；以及

以所述第一電極與所述第二電極接觸的方式將所述第一芯片與所述第二芯片連接。