[發明專利]半導體器件

在審

• 申請號: 202210171597.0
• 申請日: 2017-02-16
• 公開（公告）號: CN114628436A
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 成東俊;樸淳五
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L21/82
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

本公開提供了半導體器件。一種制造存儲器件的方法包括在基板上順序地形成初級選擇器件層、初級中間電極層和初級可變電阻層并且然后蝕刻初級選擇器件層、初級中間電極層和初級可變電阻層，由此形成選擇器件、中間電極和可變電阻層。選擇器件的側部分和可變電阻層的側部分的至少之一被去除，使得中間電極在平行于基板的頂部的第一方向上的第一寬度大于可變電阻層在第一方向上的第二寬度或選擇器件在第一方向上的第三寬度。蓋層形成在選擇器件的被蝕刻的側部分的側壁和可變電阻層的被蝕刻的側部分的側壁的至少之一上。

本申請是三星電子株式會社于2017年2月16日申請的名稱為“存儲器件以及制造存儲器件的方法”、申請號為201710083498.6的發明專利申請的分案申請。

技術領域

本發明構思的示例性實施方式涉及存儲器件，更具體而言，涉及制造存儲器件的方法。

背景技術

隨著電子產品變輕、變薄和小型化的趨勢，對半導體器件的高集成的需要增加。已經提出了具有在其中存儲單元設置在兩個電極之間的交叉點處的三維(3D)交叉點結構的存儲器件。當按比例縮小具有交叉點結構的存儲器件時，在每個存儲器件中的基本上所有層的寬度和/或厚度也會被減小。因而，按比例減小的存儲器件的電特性和可靠性會降低。

發明內容

本發明構思的示例性實施方式提供具有交叉點陣列類型的存儲器件以及制造該存儲器件的方法，該存儲器件可以具有優良的電特性和提高的可靠性。

根據本發明構思的一示例性實施方式，一種制造存儲器件的方法包括在基板上順序地形成初級選擇器件層、初級中間電極層和初級可變電阻層。蝕刻初級選擇器件層、初級中間電極層和初級可變電阻層，由此形成順序層疊在基板上的選擇器件、中間電極和可變電阻層。去除選擇器件的側部分和可變電阻層的側部分的至少之一使得中間電極在平行于基板的頂部的第一方向上的第一寬度大于可變電阻層在第一方向上的第二寬度或選擇器件在第一方向上的第三寬度。蓋層形成在選擇器件的被蝕刻的側部分的側壁和可變電阻層的被蝕刻的側部分的側壁中的至少之一上。

根據本發明構思的一示例性實施方式，一種制造存儲器件的方法包括在基板上順序地形成初級選擇器件層、初級中間電極層和初級可變電阻層。蝕刻初級選擇器件層、初級中間電極層和初級可變電阻層，由此形成順序層疊在基板上的選擇器件、中間電極和可變電阻層。去除選擇器件的側部分和可變電阻層的側部分的至少之一，使得中間電極在平行于基板的頂部的第一方向上的第一寬度大于可變電阻層在第一方向上的第二寬度或選擇器件在第一方向上的第三寬度。蓋層形成在選擇器件的被蝕刻的側部分的側壁和可變電阻層的被蝕刻的側部分的側壁的至少之一上。絕緣圖案通過使用具有小于蓋層的介電常數的介電常數的材料而形成在蓋層的側壁和中間電極的側壁上。

根據本發明構思的一示例性實施方式，一種存儲器件包括在平行于基板的頂部的第一方向上延伸的多條第一字線。多條位線在基板上在第二方向上延伸，第二方向不同于第一方向。多個存儲單元分別布置在所述多條位線和所述多條第一字線之間的交叉點處，所述多個存儲單元的每個包括選擇器件、中間電極和可變電阻層。第一蓋層設置在每個可變電阻層的凹入部分的側壁上并且第二蓋層設置在每個選擇器件的凹入部分的側壁上。第二蓋層與第一蓋層被間隔開。

附圖說明

通過參考附圖詳細描述本發明構思的示例性實施方式，本發明構思的以上和其它特征將變得更明顯，在圖中：

圖1是根據本發明構思的一示例性實施方式的存儲器件的等效電路圖；

圖2是示出根據本發明構思的一示例性實施方式的存儲器件的透視圖；

圖3是沿圖2的線X1-X1'和線Y1-Y1'截取的截面圖；

圖4是沿圖2的線X2-X2'和線Y2-Y2'截取的截面圖；

圖5是示意性地顯示具有雙向閾值開關(OTS)特性的OTS器件的電壓-電流曲線的曲線圖；