[發明專利]一種抗輻照FDSOI場效應管及其制備方法

在審

• 申請號: 202210169851.3
• 申請日: 2022-02-23
• 公開（公告）號: CN114864692A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 劉紅俠;顏聰;王樹龍;陳樹鵬;陳瑞博
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/552;H01L29/06;H01L21/336
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王萌

本發明涉及一種抗輻照FDSOI場效應管及其制備方法，襯底、埋氧層、頂層硅、柵氧化層、高K介質層、柵極，該柵極的兩側分別為左右側墻，該頂層硅內的左右側墻的下方為兩個輕摻雜源漏區，靠近左側墻的埋氧層上方為加固源區，靠近右側墻的埋氧層上方為漏區，襯底和埋氧層之間設有背平面阱，背平面阱中自左向右依次插有第一淺槽隔離區、第二淺槽隔離區和第三淺槽隔離區，該第二淺槽隔離區和第三淺槽隔離區位于埋氧層的兩側，該第一淺槽隔離區與第二淺槽隔離區之間設有背柵；加固源區和漏區采用源區抬起和漏區抬起的方式。加固源區在不增加器件的面積的情況下可有效抑制FDSOI器件的總劑量效應。本發明由于在常規SOI場效應管的基礎上引出了背柵，增加了源漏抬高區域，降低源漏串聯電阻，提高器件的性能。

技術領域

本發明屬于半導體器件技術領域，涉及一種抗輻照FDSOI場效應管及其制備方法。

背景技術

完全耗盡的絕緣體上硅(FDSOI)技術是一種具有獨特優勢并突破傳統硅集成電路限制的新技術。由于頂層硅膜較薄，在器件工作時，頂層硅膜被完全耗盡，器件具有更陡峭的亞閾值斜率、更低的截止狀態漏電流、更小的源極漏極電容，對于半導體集成電路的性能提升與功耗減小具有重大的意義。絕緣埋層(BOX)的存在使得SOI技術從根本上消除了體硅CMOS中的閂鎖現象，同時絕緣埋層的存在使得器件的抗單粒子能力和抗瞬時劑量率的能力提高。然而，在宇宙空間等電離輻射環境下，輻照將會在BOX層中引入大量的陷阱電荷，從而器件及電路對總劑量效應更加敏感。

由于半導體工藝節點的進步，FDSOI的柵氧化層較薄，輻照在其產生的陷阱電荷較少，故抗總劑量加固集中在埋氧層BOX和場氧STI的加固上。對于埋氧化層BOX的加固，半導體產業采用材料或工藝加固，這將造成較高的成本。對于場氧STI的加固，通常利用某些特殊的結構消除STI寄生側壁漏電路徑。例如，T柵結構能夠在有體接觸的一側消除寄生邊緣漏電路徑，減小輻照下器件內部的泄露路徑，但是效果有限。另外，使用環柵、半環柵等無邊緣結構的SOI器件也有很高的抗總劑量能力，但是隨之帶來一些問題：增加不必要的面積開銷；源漏電容增大；器件結構非對稱；此外，標準商用PDK并不支持環形柵器件，不能自動生成版圖、進行DRC、LVS檢查,需要重新開發模型。

因此，如何在保證不增加芯片面積的前提下有效抑制SOI器件的總劑量效應，成為亟待解決的一個重要技術問題。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種抗輻照FDSOI場效應管及其制備方法。本發明要解決的技術問題通過以下技術方案實現：

本發明實施例提供了一種抗輻照FDSOI場效應管，所述抗輻照FDSOI場效應管包括：

襯底層；

埋氧層，位于所述襯底層上，且在所述襯底層靠近所述埋氧層的內側位有背平面阱；

頂層硅，位于所述埋氧層上；

第一淺槽隔離區、第二淺槽隔離區和第三淺槽隔離區，所述第一淺槽隔離區和所述第三淺槽隔離區分別位于所述背平面阱兩端的臺階上，所述第二淺槽隔離區位于所述背平面阱的凹槽上，且所述第二淺槽隔離區位于所述第一淺槽隔離區和所述第三淺槽隔離區之間，且所述第一淺槽隔離區、所述第二淺槽隔離區和所述第三淺槽隔離區的上表面均高于所述背平面阱的上表面；

背柵，位于所述背平面阱上，且所述背柵位于所述第一淺槽隔離區和所述第二淺槽隔離區之間，并分別與所述第一淺槽隔離區和所述第二淺槽隔離區相接觸；

加固源區，位于所述埋氧層上，且所述加固源區位于所述頂層硅和所述第二淺槽隔離區之間，并分別與所述頂層硅和所述第二淺槽隔離區相接觸；

漏區，位于所述埋氧層上，且所述漏區位于所述頂層硅和所述第三淺槽隔離區之間，并分別與所述頂層硅和所述第三淺槽隔離區相接觸；

柵氧化層，位于所述頂層硅上；