[發明專利]一種射頻前端芯片的偏置電壓產生電路

在審

• 申請號: 202210167543.7
• 申請日: 2022-02-23
• 公開（公告）號: CN114510113A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 劉剛;郭天生;黃小妍;潘浩;趙鵬
• 申請（專利權）人: 上海乾合微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 無錫市匯誠永信專利代理事務所(普通合伙) 32260
• 代理人: 苗雨

本發明涉及射頻前端芯片技術領域,公開了一種射頻前端芯片的偏置電壓產生電路，包括電壓輸入端、第一分壓單元、第二分壓單元、PMOS管MP1、第一電流鏡單元、第二電流鏡單元、NMOS管MN1、PMOS管MP2、降壓單元和電壓輸出端；在實際使用時，當電壓輸入端輸入的電壓是3.3V時，PMOS管MP1導通，PMOS管MP1輸出的電流經第一電流鏡單元和第二電流鏡單元鏡像后，在NMOS管MN1上產生壓降，使PMOS管MP2關斷，3.3V電壓經降壓單元輸出；當電壓輸入端輸入1.8V電壓時，PMOS管MP1關斷，不向第一電流鏡單元輸入電流，第一電流鏡單元和第二電流鏡單元不工作，1.8V電壓經PMOS管MP2輸出，因此本發明能夠兼容兩種電壓規格的電源電壓輸入，且降低輸入電壓為1.8V時的工作電流和能耗。

技術領域

本發明涉及射頻前端芯片技術領域，具體涉及一種射頻前端芯片的偏置電壓產生電路。

背景技術

在移動通信技術領域，射頻前端芯片的電源電壓規格一般為3.3V或者1.8V，并逐漸往1.8V發展。基于此，射頻前端芯片的設計需要考慮電壓檔位的兼容，即確保能夠在3.3V和1.8V的電壓輸入時都能正常工作。

目前，在射頻前端芯片中，常采用動態偏置電路來使射頻前端芯片能夠同時兼顧3.3V和1.8V的電源電壓。如圖1所示，現有動態偏置電路包括bandgap基準電路和LDO電路，bandgap基準電路向LDO電路輸入基準電壓Vref，LDO穩壓電路向射頻前端芯片的其余電路提供偏置電壓，其中bandgap基準電路和LDO電路在工作時都會消耗一定的工作電流，功耗較大，而且bandgap基準電路和LDO電路分別是閉環控制電路，為了自身穩定性需要同時控制工作電流，建立時間一般比較慢，大概在10us左右，整個啟動時間較長。現有LDO的電路如圖2所示，PMOS管MP1是輸出功率管，通過改變電阻R1和R2的比例值，可以調節LDO的輸出電壓Vout的大小。當LDO電路輸入的電源電壓是1.8V時，PMOS管MP1工作在線性區，其等效為電阻，因此整個動態偏置電路的消耗電流較大。

發明內容

鑒于背景技術的不足，本發明提供了一種射頻前端芯片的偏置電壓產生電路，所要解決的技術問題是現有射頻前端芯片的動態偏置電路的工作電流較大，功耗較高。

為解決以上技術問題，本發明提供了如下技術方案：一種射頻前端芯片的偏置電壓產生電路，包括電壓輸入端、第一分壓單元、第二分壓單元、PMOS管MP1、第一電流鏡單元、第二電流鏡單元、NMOS管MN1、PMOS管MP2、降壓單元和電壓輸出端；

所述第一分壓單元、第二分壓單元、第二電流鏡單元、PMOS管MP2的源極和降壓單元的輸入端分別和所述電壓輸入端電連接，所述PMOS管MP2的漏極和降壓單元的輸出端分別與所述電壓輸出端電連接；

所述第一分壓單元的分壓節點與所述PMOS管MP1的源極電連接，所述第二分壓單元的分壓節點與所述PMOS管MP1的柵極電連接，在所述第一分壓單元和第二分壓單元導通時，所述第一分壓單元的分壓節點的電壓大于所述第二分壓單元的分壓節點的電壓，所述第一分壓單元的分壓節點與接地端之間的壓差和所述第二分壓單元的分壓節點與接地端之間的壓差均大于1.8V；

所述第一電流鏡單元對所述PMOS管MP1的輸出電流進行鏡像，輸出第二電流，所述第二電流鏡單元對所述第二電流進行鏡像，輸出第三電流，所述第三電流輸入到NMOS管MN1的漏極，所述NMOS管MN1的漏極與所述PMOS管MP2的柵極電連接，所述NMOS管MN1的柵極與第二分壓單元的第二分壓節點電連接，在所述第二分壓單元導通時所述第二分壓單元的分壓節點的電壓大于所述第二分壓節點的電壓，所述NMOS管MN1的源極接地。

在實際使用時，當電壓輸入端輸入3.3V的電源電壓時，第一分壓單元和第二分壓單元導通，PMOS管P1導通，此時第一電流鏡單元有電流輸入，第一電流鏡單元將輸入的電流轉換為第二電流，第二電流鏡單元將第二電流轉換為第三電流，第三電流在NMOS管MN1上產生壓降，此時PMOS管MP2關斷，電壓輸入端輸入的電壓經降壓單元輸出；