[發明專利]一種射頻前端芯片的偏置電壓產生電路

在審

• 申請號: 202210167543.7
• 申請日: 2022-02-23
• 公開（公告）號: CN114510113A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 劉剛;郭天生;黃小妍;潘浩;趙鵬
• 申請（專利權）人: 上海乾合微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 無錫市匯誠永信專利代理事務所(普通合伙) 32260
• 代理人: 苗雨

1.一種射頻前端芯片的偏置電壓產生電路，其特征在于，包括電壓輸入端、第一分壓單元、第二分壓單元、PMOS管MP1、第一電流鏡單元、第二電流鏡單元、NMOS管MN1、PMOS管MP2、降壓單元和電壓輸出端；

所述第一分壓單元、第二分壓單元、第二電流鏡單元、PMOS管MP2的源極和降壓單元的輸入端分別和所述電壓輸入端電連接，所述PMOS管MP2的漏極和降壓單元的輸出端分別與所述電壓輸出端電連接；

所述第一分壓單元的分壓節點與所述PMOS管MP1的源極電連接，所述第二分壓單元的分壓節點與所述PMOS管MP1的柵極電連接，在所述第一分壓單元和第二分壓單元導通時，所述第一分壓單元的分壓節點的電壓大于所述第二分壓單元的分壓節點的電壓，所述第一分壓單元的分壓節點與接地端之間的壓差和所述第二分壓單元的分壓節點與接地端之間的壓差均大于1.8V；

所述第一電流鏡單元對所述PMOS管MP1的輸出電流進行鏡像，輸出第二電流，所述第二電流鏡單元對所述第二電流進行鏡像，輸出第三電流，所述第三電流輸入到NMOS管MN1的漏極，所述NMOS管MN1的漏極與所述PMOS管MP2的柵極電連接，所述NMOS管MN1的柵極與第二分壓單元的第二分壓節點電連接，在所述第二分壓單元導通時所述第二分壓單元的分壓節點的電壓大于所述第二分壓節點的電壓，所述NMOS管MN1的源極接地。

2.根據權利要求1所述的一種射頻前端芯片的偏置電壓產生電路，其特征在于，所述第一分壓單元包括依次串聯的電阻R1、二極管D1、二極管D2、二極管D3和二極管D4，所述二極管D4的負極接地，所述電阻R1未與二極管D1電連接的一端與所述電壓輸入端電連接，所述電阻R1與所述二極管D1電連接的一端與所述PMOS管MP1的源極電連接。

3.根據權利要求1或2所述的一種射頻前端芯片的偏置電壓產生電路，其特征在于，所述第二分壓單元包括依次串聯的電阻R2、二極管D5、二極管D6和二極管D7，所述二極管D7的負極接地，所述電阻R2未與二極管D5電連接的一端與所述電壓輸入端電連接，所述電阻2與所述二極管D5電連接的一端與所述PMOS管MP1的柵極電連接。

4.根據權利要求1所述的一種射頻前端芯片的偏置電壓產生電路，其特征在于，所述第一電流鏡單元包括NMOS管MN2、NMOS管MN3和NMOS管MN4，PMOS管MP1的漏極分別和NMOS管MN2的漏極、NMOS管MN2的柵極、NMOS管MN3的柵極電連接，NMOS管MN2的源極和NMOS管MN3的源極均接地，NMOS管MN3的漏極與NMOS管MN4的源極電連接，NMOS管MN4的柵極與PMOS管MP1的柵極電連接，NMOS管MN4的漏極與第二電流鏡單元電連接。

5.根據權利要求1或4所述的一種射頻前端芯片的偏置電壓產生電路，其特征在于，所述第二電流鏡單元包括PMOS管MP3和PMOS管MP4，所述PMOS管MP3的源極和PMOS管MP4的源極與所述電壓輸入端電連接，所述PMOS管MP3的柵極分別和PMOS管MP4的柵極、PMOS管PM3的漏極和第一電流鏡單元電連接，所述PMOS管MP4的漏極與NMOS管MN1的漏極電連接。

6.根據權利要求1所述的一種射頻前端芯片的偏置電壓產生電路，其特征在于，所述降壓單元包括二極管D8，所述二極管D8的正極和負極分別和電壓輸入端和電壓輸出端電連接。