[發(fā)明專利]一種基于AHB協(xié)議的路由通信系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210166916.9
• 申請日: 2022-02-23
• 公開（公告）號: CN114546909A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設(shè)計）人: 王帥;姜凱;趙鑫鑫
• 申請（專利權(quán)）人: 山東浪潮科學(xué)研究院有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/42
• 代理公司: 濟南信達專利事務(wù)所有限公司 37100
• 代理人: 孫園園

本發(fā)明公開了一種基于AHB協(xié)議的路由通信系統(tǒng)，屬于AHB協(xié)議通信設(shè)備，本發(fā)明要解決的技術(shù)問題為如何避免FPGA板卡數(shù)量增多走線結(jié)構(gòu)復(fù)雜，降低布線難度，減少資源消耗，采用的技術(shù)方案為：該系統(tǒng)包括數(shù)據(jù)處理器、數(shù)據(jù)轉(zhuǎn)換FPGA板卡以及若干功能FPGA板卡，若干功能FPGA板卡分別通過AHB接口連接數(shù)據(jù)轉(zhuǎn)換FPGA板卡，數(shù)據(jù)轉(zhuǎn)換FPGA板卡通過AHB接口連接數(shù)據(jù)處理器；其中，數(shù)據(jù)處理器用于生成各個功能FPGA板卡的控制數(shù)據(jù)，并接收回傳的采集數(shù)據(jù)；數(shù)據(jù)轉(zhuǎn)換FPGA板卡用于路由通信，并緩存功能FPGA板卡和數(shù)據(jù)處理器發(fā)送的數(shù)據(jù)；功能FPGA板卡用于根據(jù)控制數(shù)據(jù)，實現(xiàn)數(shù)據(jù)采集和預(yù)處理，并上傳預(yù)處理后的數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明涉及AHB協(xié)議通信設(shè)備，具體地說是一種基于AHB協(xié)議的路由通信系統(tǒng)。

背景技術(shù)

在高速數(shù)據(jù)傳輸與處理領(lǐng)域，具有AHB接口的FPGA板卡間的點對點通信，通常使用直接互聯(lián)的方式實現(xiàn)。當(dāng)FPGA板卡數(shù)量增多以后，直接互聯(lián)的方式走線結(jié)構(gòu)復(fù)雜，會造成資源的大量消耗。

故如何避免FPGA板卡數(shù)量增多走線結(jié)構(gòu)復(fù)雜，降低布線難度，減少資源消耗是目前亟待解決的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明的技術(shù)任務(wù)是提供一種基于AHB協(xié)議的路由通信系統(tǒng)，來解決如何何避免FPGA板卡數(shù)量增多走線結(jié)構(gòu)復(fù)雜，降低布線難度，減少資源消耗的問題。

本發(fā)明的技術(shù)任務(wù)是按以下方式實現(xiàn)的，一種基于AHB協(xié)議的路由通信系統(tǒng)，該系統(tǒng)包括數(shù)據(jù)處理器、數(shù)據(jù)轉(zhuǎn)換FPGA板卡以及若干功能FPGA板卡，若干功能FPGA板卡分別通過AHB接口連接數(shù)據(jù)轉(zhuǎn)換FPGA板卡，數(shù)據(jù)轉(zhuǎn)換FPGA板卡通過AHB接口連接數(shù)據(jù)處理器；

其中，數(shù)據(jù)處理器用于生成各個功能FPGA板卡的控制數(shù)據(jù)，并接收回傳的采集數(shù)據(jù)；

數(shù)據(jù)轉(zhuǎn)換FPGA板卡用于路由通信，并緩存功能FPGA板卡和數(shù)據(jù)處理器發(fā)送的數(shù)據(jù)；

功能FPGA板卡用于根據(jù)控制數(shù)據(jù)，實現(xiàn)數(shù)據(jù)采集和預(yù)處理，并上傳預(yù)處理后的數(shù)據(jù)。

作為優(yōu)選，所述數(shù)據(jù)轉(zhuǎn)換FPGA板卡包括路由模塊，功能FPGA板卡通過AHB接口連接路由模塊，路由模塊通過AHB接口連接數(shù)據(jù)處理器。

更優(yōu)地，所述路由模塊采用靜態(tài)優(yōu)先級策略，固定每個接口的優(yōu)先級，端口號越低，優(yōu)先級越高；路由方式采用地址路由，每個AHB接口從低到高劃分不同的地址區(qū)間。

作為優(yōu)選，所述數(shù)據(jù)轉(zhuǎn)換FPGA板卡還包括數(shù)據(jù)緩存DDR模塊以及狀態(tài)指示模塊，數(shù)據(jù)緩存DDR模塊和狀態(tài)指示模塊分別連接路由模塊。

更優(yōu)地，所述數(shù)據(jù)緩存DDR模塊采用DDR芯片，根據(jù)地址將DDR存儲空間等分成(N+1)份，對應(yīng)數(shù)據(jù)處理器和功能FPGA板卡，緩存讀取的數(shù)據(jù)位置。

更優(yōu)地，所述狀態(tài)指示模塊為LED燈陣列，指示每個AHB接口、數(shù)據(jù)緩存DDR模塊和路由模塊的工作狀態(tài)，正常工作為常亮，否則熄滅。

更優(yōu)地，所述功能FPGA板卡或數(shù)據(jù)處理器連接AHB接口成功時，LED燈陣列點亮，且發(fā)送數(shù)據(jù)時，LED燈陣列閃爍。

更優(yōu)地，所述路由模塊為每個AHB接口設(shè)定兩個寄存器，分別為讀寫數(shù)據(jù)使能寄存器和讀取數(shù)據(jù)長度寄存器。

更優(yōu)地所述路由模塊的工作過程具體如下：

S1、任一功能FPGA板卡A發(fā)起向其余任一功能FPGA板卡B的數(shù)據(jù)發(fā)送，功能FPGA板卡A向路由模塊發(fā)送功能FPGA板卡B的通信地址；

S2、路由模塊檢測功能FPGA板卡B是否處于繁忙狀態(tài)，同時檢測功能FPGA板卡A向功能FPGA板卡B寫入數(shù)據(jù)，是否為當(dāng)前寫入功能FPGA板卡B的最高優(yōu)先級：