[發明專利]一種基于AHB協議的路由通信系統

在審

• 申請號: 202210166916.9
• 申請日: 2022-02-23
• 公開（公告）號: CN114546909A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 王帥;姜凱;趙鑫鑫
• 申請（專利權）人: 山東浪潮科學研究院有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/42
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 孫園園

1.一種基于AHB協議的路由通信系統，其特征在于，該系統包括數據處理器、數據轉換FPGA板卡以及若干功能FPGA板卡，若干功能FPGA板卡分別通過AHB接口連接數據轉換FPGA板卡，數據轉換FPGA板卡通過AHB接口連接數據處理器；

其中，數據處理器用于生成各個功能FPGA板卡的控制數據，并接收回傳的采集數據；

數據轉換FPGA板卡用于路由通信，并緩存功能FPGA板卡和數據處理器發送的數據；

功能FPGA板卡用于根據控制數據，實現數據采集和預處理，并上傳預處理后的數據。

2.根據權利要求1所述的基于AHB協議的路由通信系統，其特征在于，所述數據轉換FPGA板卡包括路由模塊，功能FPGA板卡通過AHB接口連接路由模塊，路由模塊通過AHB接口連接數據處理器。

3.根據權利要求2所述的基于AHB協議的路由通信系統，其特征在于，所述路由模塊采用靜態優先級策略，固定每個接口的優先級，端口號越低，優先級越高；路由方式采用地址路由，每個AHB接口從低到高劃分不同的地址區間。

4.根據權利要求1所述的基于AHB協議的路由通信系統，其特征在于，所述數據轉換FPGA板卡還包括數據緩存DDR模塊以及狀態指示模塊，數據緩存DDR模塊和狀態指示模塊分別連接路由模塊。

5.根據權利要求4所述的基于AHB協議的路由通信系統，其特征在于，所述數據緩存DDR模塊采用DDR芯片，根據地址將DDR存儲空間等分成(N+1)份，對應數據處理器和功能FPGA板卡，緩存讀取的數據位置。

6.根據權利要求4或5所述的基于AHB協議的路由通信系統，其特征在于，所述狀態指示模塊為LED燈陣列，指示每個AHB接口、數據緩存DDR模塊和路由模塊的工作狀態，正常工作為常亮，否則熄滅。

7.根據權利要求6所述的基于AHB協議的路由通信系統，其特征在于，所述功能FPGA板卡或數據處理器連接AHB接口成功時，LED燈陣列點亮，且發送數據時，LED燈陣列閃爍。

8.根據權利要求2所述的基于AHB協議的路由通信系統，其特征在于，所述路由模塊為每個AHB接口設定兩個寄存器，分別為讀寫數據使能寄存器和讀取數據長度寄存器。

9.根據權利要求8所述的基于AHB協議的路由通信系統，其特征在于，所述路由模塊的工作過程具體如下：

S1、任一功能FPGA板卡A發起向其余任一功能FPGA板卡B的數據發送，功能FPGA板卡A向路由模塊發送功能FPGA板卡B的通信地址；

S2、路由模塊檢測功能FPGA板卡B是否處于繁忙狀態，同時檢測功能FPGA板卡A向功能FPGA板卡B寫入數據，是否為當前寫入功能FPGA板卡B的最高優先級：

①、若功能FPGA板卡B空閑，且功能FPGA板卡A的寫入具有最高優先級，則執行步驟S3；

②、若否，則功能FPGA板卡A周期性的發送通信請求，直到獲取路由模塊的通信允許；

S3、路由模塊將功能FPGA板卡A發送的數據長度寫入功能FPGA板卡A對應的讀取數據長度寄存器，將功能FPGA板卡A對應的讀寫數據使能寄存器的寫數據標志置位為高，并將功能FPGA板卡A和功能FPGA板卡B標記為繁忙狀態；

S4、功能FPGA板卡A開始發送數據，路由模塊將收到的數據存儲到數據緩存DDR模塊中對應功能FPGA板卡B的存儲空間；

S5、路由模塊將功能FPGA板卡B對應的讀寫數據使能寄存器的寫數據標志置位為高，并通知功能FPGA板卡B開始讀取數據；

S6、當功能FPGA板卡A寫完數據后，路由模塊將功能FPGA板卡A的讀寫使能寄存器的寫使能置位為低，并標記為空閑；

S7、當功能FPGA板卡B讀完數據后，路由模塊將功能FPGA板卡B的讀寫使能寄存器的讀使能置位為低，并標記為空閑；

S8、以此類推，獲知所有的通道的點對點數據發送方式。