[發明專利]一種無引線磁性封裝結構及其制造方法

有效

• 申請號: 202210164355.9
• 申請日: 2022-02-23
• 公開（公告）號: CN114242654B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 汪俊朋
• 申請（專利權）人: 威海嘉瑞光電科技股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52;H05K9/00
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 錢超

本發明提供了一種無引線磁性封裝結構及其制造方法，涉及半導體封裝測試領域。本發明利用磁屏蔽樹脂層填充在待磁屏蔽芯片和磁芯片之間，以此實現待磁屏蔽芯片和磁芯片之間的磁信號干擾，且磁屏蔽樹脂層具有從磁芯片向待磁屏蔽芯片傾斜的第一連接面以及從磁屏蔽樹脂層的上表面向封裝基板上表面傾斜的第二連接面，以此進一步形成布線圖案，該布線圖案沿著第一連接面和第二連接面實現芯片間互連以及與封裝基板之間的互連。

技術領域

本發明涉及對磁場敏感的半導體芯片封裝測試技術領域，具體涉及一種無引線磁性封裝結構及其制造方法。

背景技術

在存儲器領域，磁性材料和磁阻元件是被大量使用的，其通過控制磁矩來實現信息的讀寫操作，然而，對于對磁場敏感的多芯片封裝結構中，這些對磁場敏感的芯片需要在橫向上施加磁屏蔽以保證芯片的正常工作，但是現有的屏蔽結構復雜，且對于引線的接合方式，引線也會受磁場影響。

發明內容

基于解決上述問題，本發明提供了一種無引線磁性封裝結構的制造方法，其包括以下步驟：

（1）在封裝基板上相鄰地鍵合一待磁屏蔽芯片和一磁芯片，其中，所述磁芯片的高度大于所述待磁屏蔽芯片的高度；

（2）在所述待磁屏蔽芯片與所述封裝基板之間、所述磁芯片與所述封裝基板之間填充底部填充劑；

（3）在所述待磁屏蔽芯片和磁芯片之間填充磁屏蔽樹脂層，所述磁屏蔽樹脂層具有從所述磁芯片向所述待磁屏蔽芯片傾斜的第一連接面以及從所述磁屏蔽樹脂層的上表面向所述封裝基板上表面傾斜的第二連接面；

（4）在所述磁屏蔽樹脂層的上表面形成電連接所述待磁屏蔽芯片的上電極和所述磁芯片的上電極的布線圖案；

（5）形成密封層，以包覆所述待磁屏蔽芯片、磁芯片和布線圖案。

根據本發明的實施例，所述布線圖案包括連接部和相較于所述連接部較窄的第一延伸部和第二延伸部，其中，所述連接部橫跨所述磁屏蔽樹脂層與所述待磁屏蔽芯片和磁芯片之間的界面，所述第一延伸部和第二延伸部的一端分別連接于所述連接部的兩側，另一端分別連接于所述待磁屏蔽芯片的上電極和所述磁芯片的上電極。

根據本發明的實施例，所述布線圖案還包括相較于所述連接部較窄的第三延伸部，所述第三延伸部連接于所述布線圖案的另一側，并且沿著所述第二連接面延伸至所述封裝基板的上表面以電連接所述封裝基板。

根據本發明的實施例，形成所述布線圖案具體包括：在所述磁屏蔽樹脂層、磁屏蔽芯片和磁芯片的上表面沉積一層金屬，然后進行蝕刻以形成所述布線圖案。

根據本發明的實施例，填充所述磁屏蔽樹脂層具體包括利用分散有磁性顆粒的樹脂材料填充于所述待磁屏蔽芯片和磁芯片之間，然后進行熱固化并經烘烤，以形成具有圓滑表面的所述第一連接面和第二連接面。

本發明還提供了一種無引線磁性封裝結構，其通過上述的制造方法形成，具體包括：

封裝基板；

一待磁屏蔽芯片和一磁芯片，相鄰地鍵合于所述封裝基板上，其中，所述磁芯片的高度大于所述待磁屏蔽芯片的高度；

底部填充劑，填充在所述待磁屏蔽芯片與所述封裝基板之間、所述磁芯片與所述封裝基板之間；

磁屏蔽樹脂層，填充在所述待磁屏蔽芯片和磁芯片之間，所述磁屏蔽樹脂層具有從所述磁芯片向所述待磁屏蔽芯片傾斜的第一連接面以及從所述磁屏蔽樹脂層的上表面向所述封裝基板上表面傾斜的第二連接面；

布線圖案，形成在所述磁屏蔽樹脂層的上表面上，且電連接所述待磁屏蔽芯片的上電極和所述磁芯片的上電極；

密封層，包覆所述待磁屏蔽芯片、磁芯片和布線圖案。