[發明專利]扇出型晶圓級封裝方法及封裝結構

在審

• 申請號: 202210157962.2
• 申請日: 2022-02-21
• 公開（公告）號: CN114551258A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 郝兵;姚輝軒
• 申請（專利權）人: 江蘇卓勝微電子股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L25/07;H01L21/60;H01L23/488
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 史治法

本申請涉及嵌入式扇出型晶圓級芯片封裝技術領域，特別涉及了一種扇出型晶圓級封裝方法及封裝結構，所述方法包括提供襯底；在襯底的第一表面上形成犧牲層；在犧牲層的表面上形成第一厚膠層，采用曝光顯影工藝在第一厚膠層內形成凹槽；提供芯片，將芯片鍵合于凹槽內；芯片形成有焊盤的正面遠離凹槽的底部；芯片的厚度大于凹槽的厚度；至少在第一厚膠層遠離襯底的表面形成第二厚膠層，第二厚膠層覆蓋芯片；在第二厚膠層上形成有第一開口，第一開口暴露出焊盤；在第二厚膠層遠離第一厚膠層的表面形成重布線層，重布線層與焊盤相接觸。上述封裝方法在整個制備工藝中使用的是全厚度晶圓，可以達到減小晶圓翹曲的目的。

技術領域

本發明涉及嵌入式扇出型晶圓級芯片封裝技術領域，特別是涉及一種扇出型晶圓級封裝方法及封裝結構。

背景技術

隨著技術的發展芯片向輕薄短小化的發展越來越快，因此小型化晶圓級封裝技術的重要性不斷提高。扇出型(Fan-Out)晶圓級封裝技術目前對于關注高性能和小尺寸的應用市場具有很強的吸引力。采用該技術，端子數更多的芯片即使不縮小間距也可以進行封裝，即使芯片收縮也無需變更封裝尺寸。然而，目前的扇出型晶圓封裝技術在對芯片進行封裝時，普遍存在翹曲度較大、芯片對位精度較差、封裝工藝復雜的問題。同時，在對襯底進行背部減薄時，存在容易對封裝結構中其他材料層造成損傷的問題。

發明內容

基于此，有必要針對如何解決扇出型晶圓封裝中存在的翹曲度較大、芯片對位精度較差及封裝工藝復雜等問題，同時在對襯底進行背部減薄時，存在容易對封裝結構中其他材料層造成損傷的問題，提供一種扇出型晶圓級封裝方法及封裝結構。

一種扇出型晶圓級封裝方法，包括提供襯底，所述襯底包括第一表面和與所述第一表面相對的第二表面；在所述襯底的第一表面上形成犧牲層；在所述犧牲層遠離所述襯底的表面上形成第一厚膠層，并采用曝光顯影工藝在所述第一厚膠層內形成凹槽；提供芯片，并將所述芯片鍵合于所述凹槽內；所述芯片的正面形成有焊盤，所述芯片的正面遠離所述凹槽的底部；所述芯片的厚度大于所述凹槽的厚度；至少在所述第一厚膠層遠離所述襯底的表面形成第二厚膠層，所述第二厚膠層覆蓋所述芯片；在所述第二厚膠層上形成有第一開口，所述第一開口暴露出所述焊盤；在所述第二厚膠層遠離所述第一厚膠層的表面形成重布線層，所述重布線層與所述焊盤相接觸。

在其中一個實施例中，所述提供芯片，并將所述芯片鍵合于所述凹槽內之前還包括形成粘附層，所述粘附層覆蓋所述第一厚膠層遠離所述襯底的表面、所述凹槽的側壁及所述凹槽的底部。

在其中一個實施例中，所述提供芯片，并將所述芯片鍵合于所述凹槽內之前還包括在所述凹槽的底部形成粘附層；所述芯片鍵合于所述粘附層遠離所述襯底的表面；所述芯片與所述凹槽的側壁之間具有間隙，在所述第一厚膠層遠離所述襯底的表面形成第二厚膠層的同時，所述第二厚膠層還填滿所述間隙。

在其中一個實施例中，所述在所述第二厚膠層遠離所述第一厚膠層的表面形成重布線層之后還包括在所述第二厚膠層遠離所述第一厚膠層的表面形成鈍化層，所述鈍化層覆蓋所述重布線層；在所述鈍化層內形成第二開口，所述第二開口暴露出所述重布線層；在所述第二開口內形成焊球，所述焊球與所述重布線層相接觸。

在其中一個實施例中，所述在所述第二厚膠層遠離所述第一厚膠層的表面形成重布線層之后還包括在所述第二厚膠層遠離所述第一厚膠層的表面形成鈍化層，所述鈍化層覆蓋上一步驟形成所述重布線層；并在所述鈍化層內形成第二開口，所述第二開口暴露出上一步驟形成的所述重布線層；在上一步驟形成的所述鈍化層遠離所述第二厚膠層的表面及所述第二開口內形成又一重布線層，該步驟形成的所述重布線層與所述第二開口暴露出的重布線層相接觸；在上一步驟形成的所述重布線層所在的所述鈍化層的表面形成又一鈍化層，該步驟形成的所述鈍化層覆蓋上一步驟形成的所述重布線層；并在該步驟形成的所述鈍化層內形成第三開口，所述第三開口暴露出上一步驟形成的所述重布線層；在所述第三開口內形成焊球，所述焊球與所述第三開口暴露出的所述重布線層相接觸。