[發明專利]SGT Mosfet中IPO厚度的可控方法、裝置及介質

有效

• 申請號: 202210154554.1
• 申請日: 2022-02-21
• 公開（公告）號: CN114242578B
• 公開（公告）日: 2022-06-17
• 發明（設計）人: 曹榕峰;陳錳宏;章圣武;楊洋
• 申請（專利權）人: 威海銀創微電子技術有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/67
• 代理公司: 東營辛丁知聯專利代理事務所(普通合伙) 37334
• 代理人: 康寧寧

本發明涉及半導體技術領域，揭露了一種SGT Mosfet中IPO厚度的可控方法，包括：將非摻雜氧化硅及源極多晶硅沉積在硅溝槽襯底的溝槽內，得到初始沉積溝槽，去除部分非摻雜氧化硅，得到原始待氧化沉積溝槽，在源極多晶硅的表面植入氮原子，得到目標待氧化多晶硅層，氧化目標待氧化多晶硅層及原始待氧化沉積溝槽的內壁，分別得到目標厚度IPO氧化層及目標厚度柵極氧化層，在目標厚度IPO氧化層及目標厚度柵極氧化層的表面，沉積柵極多晶硅，完成IPO厚度的調控。本發明還提出一種SGT Mosfet中IPO厚度的可控裝置、電子設備以及計算機可讀存儲介質。本發明可以解決改善源極和柵極的耐壓不足和漏電的現象時，需要耗費較高的人力物力，制造成本較高的問題。

技術領域

本發明涉及半導體技術領域，尤其涉及一種SGT Mosfet中IPO厚度的可控方法、裝置、電子設備及計算機可讀存儲介質。

背景技術

隨著半導體行業的快速發展，半導體場效應管的制備工藝也不斷得到完善，這對電子行業的發展具有深遠的意義。

在傳統半導體場效應管的制備過程中，半導體場效應管的源極多晶硅表面的氧化層厚度通常無法控制成需要的厚度，且源極多晶硅表面容易形成尖端，這容易造成源極和柵極的耐壓不足和漏電的現象。當前主要通過HDP（High Density Plasma）結合CMP（Chemical Mechanical Polishing）技術來改善源極和柵極的耐壓不足和漏電的現象，但這種方式需要耗費較高的人力物力，制造成本較高。

發明內容

本發明提供一種SGT Mosfet中IPO厚度的可控方法、裝置及計算機可讀存儲介質，其主要目的在于解決改善源極和柵極的耐壓不足和漏電的現象時，需要耗費較高的人力物力，制造成本較高的問題。

為實現上述目的，本發明提供的一種SGT Mosfet中IPO厚度的可控方法，包括：

獲取硅溝槽襯底，將預構建的非摻雜氧化硅及源極多晶硅，在所述硅溝槽襯底的溝槽內進行沉積，得到初始沉積溝槽；

按照預定的深度去除標準，將所述初始沉積溝槽中的部分非摻雜氧化硅進行去除，得到原始待氧化沉積溝槽；

利用預構建的植氮設備，在所述原始待氧化沉積溝槽內的源極多晶硅的表面，植入預定濃度及能量的氮原子，得到目標待氧化多晶硅層；

氧化所述目標待氧化多晶硅層及所述原始待氧化沉積溝槽的內壁，分別得到目標厚度IPO氧化層及目標厚度柵極氧化層；

在所述目標厚度IPO氧化層及所述目標厚度柵極氧化層的表面，沉積預構建的柵極多晶硅，完成IPO厚度的調控。

可選地，所述獲取硅溝槽襯底，包括：

獲取原始襯底，按照預定的SGT Mosfet的結構分區，在所述原始襯底的表面確定刻蝕區；

在所述原始襯底的刻蝕區上，利用預構建的硅溝槽刻蝕工藝，對所述原始襯底進行刻蝕，得到所述硅溝槽襯底。

可選地，所述將預構建的非摻雜氧化硅及源極多晶硅，在所述硅溝槽襯底的溝槽內進行沉積，得到初始沉積溝槽，包括：

將所述非摻雜氧化硅進行液化，得到液化非摻雜氧化硅；

調節所述液化非摻雜氧化硅的環境溫度，得到氣化非摻雜氧化硅；

將所述氣化非摻雜氧化硅在所述硅溝槽襯底的溝槽內進行均勻沉積，得到覆蓋硅沉積層的硅沉積溝槽；

將所述源極多晶硅，在所述硅沉積溝槽內進行沉積，得到源極沉積溝槽；

對所述源極沉積溝槽的內表面及源極多晶硅進行打磨，得到所述初始沉積溝槽。