[發明專利]SGT Mosfet中IPO厚度的可控方法、裝置及介質有效
| 申請號: | 202210154554.1 | 申請日: | 2022-02-21 |
| 公開(公告)號: | CN114242578B | 公開(公告)日: | 2022-06-17 |
| 發明(設計)人: | 曹榕峰;陳錳宏;章圣武;楊洋 | 申請(專利權)人: | 威海銀創微電子技術有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/67 |
| 代理公司: | 東營辛丁知聯專利代理事務所(普通合伙) 37334 | 代理人: | 康寧寧 |
| 地址: | 264200 山東*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | sgt mosfet ipo 厚度 可控 方法 裝置 介質 | ||
1.一種SGT Mosfet中IPO厚度的可控方法,其特征在于,所述方法包括:獲取硅溝槽襯底,將預構建的非摻雜氧化硅及源極多晶硅,在所述硅溝槽襯底的溝槽內進行沉積,得到初始沉積溝槽;
按照預定的深度去除標準,將所述初始沉積溝槽中的部分非摻雜氧化硅進行去除,得到原始待氧化沉積溝槽;
利用預構建的植氮設備,在所述原始待氧化沉積溝槽內的源極多晶硅的表面,植入預定濃度及能量的氮原子,得到目標待氧化多晶硅層;
氧化所述目標待氧化多晶硅層及所述原始待氧化沉積溝槽的內壁,分別得到目標厚度IPO氧化層及目標厚度柵極氧化層;
在所述目標厚度IPO氧化層及所述目標厚度柵極氧化層的表面,沉積預構建的柵極多晶硅,完成IPO厚度的調控;
所述獲取硅溝槽襯底,包括:獲取原始襯底,按照預定的SGT Mosfet的結構分區,在所述原始襯底的表面確定刻蝕區;
在所述原始襯底的刻蝕區上,利用預構建的硅溝槽刻蝕工藝,對所述原始襯底進行刻蝕,得到所述硅溝槽襯底;
所述將預構建的非摻雜氧化硅及源極多晶硅,在所述硅溝槽襯底的溝槽內進行沉積,得到初始沉積溝槽,包括:將所述非摻雜氧化硅進行液化,得到液化非摻雜氧化硅;
調節所述液化非摻雜氧化硅的環境溫度,得到氣化非摻雜氧化硅;
將所述氣化非摻雜氧化硅在所述硅溝槽襯底的溝槽內進行均勻沉積,得到覆蓋硅沉積層的硅沉積溝槽;
將所述源極多晶硅,在所述硅沉積溝槽內進行沉積,得到源極沉積溝槽;
對所述源極沉積溝槽的內表面及源極多晶硅進行打磨,得到所述初始沉積溝槽;
所述按照預定的深度去除標準,將所述初始沉積溝槽中的部分非摻雜氧化硅進行去除,得到原始待氧化沉積溝槽,包括:測算所述初始沉積溝槽內源極多晶硅的深度;
按照預定的深度去除標準,根據所述源極多晶硅的深度,確定所述硅沉積層的去除深度數值;
將所述初始沉積溝槽內的硅沉積層,按照所述去除深度數值進行劃分,得到硅沉積層應去除部分;
去除所述硅沉積層應去除部分,得到所述原始待氧化沉積溝槽;
所述利用預構建的植氮設備,在所述原始待氧化沉積溝槽內的源極多晶硅的表面,植入預定濃度及能量的氮原子,得到目標待氧化多晶硅層,包括:獲取目標IPO厚度值,利用所述植氮設備,根據所述目標IPO厚度值,制備目標濃度及能量的氮原子;
利用所述植氮設備,將所述目標濃度及能量的氮原子,植入所述源極多晶硅的上表面,得到所述目標待氧化多晶硅層;
所述利用預構建的植氮設備,在所述原始待氧化沉積溝槽內的源極多晶硅的表面,植入預定濃度及能量的氮原子之前,所述方法還包括:設置濃度及能量遞增的氮原子梯度集,在所述氮原子梯度集中依次提取不同濃度及能量的氮原子梯度值;
利用預構建的原始植氮設備,按照所述氮原子梯度值,制備相應濃度及能量的氮原子,得到待測梯度氮原子;
利用所述原始植氮設備,將所述待測梯度氮原子,植入預構建的多晶硅表面及硅沉積體表面,分別得到測試待氧化多晶硅層及測試待氧化硅沉積層;
氧化所述測試待氧化多晶硅層及測試待氧化硅沉積層,分別得到測試多晶硅氧化層及測試硅沉積氧化層;
測定所述測試多晶硅氧化層及測試硅沉積氧化層的厚度值,得到測試多晶硅氧化厚度值及測試硅沉積氧化厚度值;
根據所述氮原子梯度集中,每一個氮原子梯度值及對應的測試多晶硅氧化厚度值,構建氮原子梯度-IPO厚度調控表;
根據所述氮原子梯度集中,每一個氮原子梯度值及對應的測試硅沉積氧化厚度值,構建氮原子梯度-沉積層氧化厚度調控表;
將所述氮原子梯度-IPO厚度調控表及氮原子梯度-沉積層氧化厚度調控表,錄入所述原始植氮設備,得到所述植氮設備;
所述在所述目標厚度IPO氧化層及所述目標厚度柵極氧化層的表面,沉積預構建的柵極多晶硅,完成IPO厚度的調控,包括:根據所述目標厚度IPO氧化層的氧化厚度及所述硅溝槽襯底的溝槽深度,確定所述柵極多晶硅的深度,得到柵極多晶硅深度值;
按照所述柵極多晶硅深度值,將所述柵極多晶硅在所述目標厚度IPO氧化層的上方進行沉積,得到含有目標IPO厚度的SGT Mosfet。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于威海銀創微電子技術有限公司,未經威海銀創微電子技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210154554.1/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





