[發明專利]打包數據對齊加計算指令、處理器、方法和系統

在審

• 申請號: 202210154160.6
• 申請日: 2016-05-09
• 公開（公告）號: CN114816523A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: E·J·范達倫;A·奧古斯泰恩;M·C·韋策倫伯格;S·羅斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 付曼;劉春元

1.一種處理器，包括：

解碼單元，用來對打包數據對齊加計算指令解碼，所述打包數據對齊加計算指令用來指示一個或多個源打包數據操作數的第一集、指示一個或多個源打包數據操作數的第二集、指示至少一個數據元素偏移以及指示目的地存儲位置，所述第一集要包含第一多個數據元素，所述第二集要包含第二多個數據元素；以及

與所述解碼單元耦合的運行單元，所述運行單元響應于所述打包數據對齊加計算指令用來將結果打包數據操作數存儲在所述目的地存儲位置中，所述結果打包數據操作數用來包含多個結果數據元素，所述多個結果數據元素各自要具有利用一對源打包數據操作數的所述第一集的數據元素和源打包數據操作數的所述第二集的數據元素執行的運算的值，其中所述運行單元要將所述至少一個數據元素偏移應用于源打包數據操作數的所述第一和第二集中至少對應的一個，并且其中所述至少一個數據元素偏移要抵消源打包數據操作數的所述第一和第二集中每對的數據元素之間的對應的任何缺乏。

2.如權利要求1所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示僅要對應于一個或多個源打包數據操作數的所述第二集的單個數據元素偏移，并且其中每對中的所述數據元素要具有被所述至少一個數據元素偏移抵消的對應的缺乏。

3.如權利要求1所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示要對應于一個或多個源打包數據操作數的所述第一集的第一數據元素偏移和要對應于一個或多個源打包數據操作數的所述第二集的第二數據元素偏移。

4.如權利要求3所述的處理器，其中每對中的所述數據元素具有待通過將所述第一數據元素偏移應用于一個或多個源打包數據操作數的所述第一集以及將所述第二數據元素偏移應用于一個或多個源打包數據操作數的所述第二集而抵消的對應的缺乏。

5.如權利要求1所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示要包含第一源打包數據操作數和第二源打包數據操作數的所述源打包數據操作數的所述第一集以及要包含第三源打包數據操作數和第四源打包數據操作數的所述源打包數據操作數的所述第二集。

6.如權利要求1所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示要包含僅單個第一源打包數據操作數的所述一個或多個源打包數據操作數的所述第一集以及要包含第二源打包數據操作數和第三源打包數據操作數的所述源打包數據操作數的所述第二集。

7.如權利要求6所述的處理器，其中所述結果打包數據操作數要包含與所述第一源打包數據操作數和所述第二源打包數據操作數中的每個相同數量的數據元素。

8.如權利要求1所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示要包含僅單個第一源打包數據操作數的所述一個或多個源打包數據操作數的所述第一集以及要包含僅單個第二源打包數據操作數的所述一個或多個源打包數據操作數的所述第二集，并且其中所述運行單元要存儲結果打包數據操作數，其與所述第二源打包數據操作數相比要具有較少的數據元素。

9.如權利要求1至8中任一項所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示能夠具有多個不同數據元素偏移值中的任一個的所述至少一個數據元素偏移的數據元素偏移。

10.如權利要求1至8中任一項所述的處理器，其中所述解碼單元要對所述指令解碼，所述指令要指示具有以下中的任一個的能力的所述至少一個數據元素偏移的數據元素偏移：

在朝至少一個和兩個數據元素位置中的任一個的最低有效位位置的方向上的偏移；

零數據元素位置的偏移；以及

在朝至少一個和兩個數據元素位置中的任一個的最高有效位位置的方向上的偏移。