[發(fā)明專利]打包數(shù)據(jù)對齊加計算指令、處理器、方法和系統(tǒng)在審
| 申請?zhí)枺?/td> | 202210154160.6 | 申請日: | 2016-05-09 |
| 公開(公告)號: | CN114816523A | 公開(公告)日: | 2022-07-29 |
| 發(fā)明(設計)人: | E·J·范達倫;A·奧古斯泰恩;M·C·韋策倫伯格;S·羅斯 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | G06F9/30 | 分類號: | G06F9/30 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 付曼;劉春元 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 打包 數(shù)據(jù) 對齊 計算 指令 處理器 方法 系統(tǒng) | ||
一種處理器包含解碼單元,其用來對打包數(shù)據(jù)對齊加計算指令解碼。該指令要指示一個或多個源打包數(shù)據(jù)操作數(shù)的第一集、一個或多個源打包數(shù)據(jù)操作數(shù)的第二集、至少一個數(shù)據(jù)元素偏移,該第一集要包含第一數(shù)據(jù)元素,該第二集將包含第二數(shù)據(jù)元素。運行單元響應于指令要存儲結(jié)果打包數(shù)據(jù)操作數(shù),其要包含結(jié)果數(shù)據(jù)元素,各具有利用一對的源打包數(shù)據(jù)操作數(shù)的第一集的數(shù)據(jù)元素和源打包數(shù)據(jù)操作數(shù)的第二集的數(shù)據(jù)元素執(zhí)行的運算的值。運行單元要將至少一個數(shù)據(jù)元素偏移應用于源打包數(shù)據(jù)操作數(shù)的第一和第二集中的至少對應一個。至少一個數(shù)據(jù)元素偏移要抵消源打包數(shù)據(jù)操作數(shù)的第一和第二集中每對的數(shù)據(jù)元素之間的對應的任何缺乏。
技術(shù)領域
本文描述的實施例一般涉及處理器。特別地,本文描述的實施例一般涉及具有單指令、多數(shù)據(jù)(SIMD)架構(gòu)的處理器。
背景技術(shù)
許多處理器具有單指令多數(shù)據(jù)(SIMD)架構(gòu)。在SIMD架構(gòu)中,多個數(shù)據(jù)元素可被打包在一個寄存器或存儲器位置內(nèi)以作為打包數(shù)據(jù)或SIMD數(shù)據(jù)。在打包或SIMD數(shù)據(jù)中,寄存器或存儲器位置的位可以邏輯分成數(shù)據(jù)元素序列。例如,128位寬的打包數(shù)據(jù)寄存器可以具有兩個64位數(shù)據(jù)元素、四個32位數(shù)據(jù)元素、八個16位數(shù)據(jù)元素或十六個8位數(shù)據(jù)元素。打包數(shù)據(jù)或SIMD指令可以用來在打包或SIMD數(shù)據(jù)的多個數(shù)據(jù)元素或多對對應數(shù)據(jù)元素上同時且并行運算。處理器可以響應于打包數(shù)據(jù)或SIMD指令而具有并行或SIMD運行邏輯(例如,一個或多個SIMD運行單元)來在打包或SIMD數(shù)據(jù)同時且并行運算。
附圖說明
可以通過參考下列描述以及用來圖示實施例的附圖而最好地理解本發(fā)明。在圖中:
圖1是操作以執(zhí)行打包數(shù)據(jù)對齊加計算指令的實施例的處理器的實施例的框圖。
圖2是執(zhí)行打包數(shù)據(jù)對齊加計算指令的實施例的方法的實施例的方塊流程圖。
圖3是圖示打包數(shù)據(jù)對齊加計算操作的第一實施例的框圖。
圖4是操作以執(zhí)行打包數(shù)據(jù)對齊加計算操作的實施例的運行單元的示例實施例的框圖。
圖5是圖示打包數(shù)據(jù)對齊加計算操作的第二實施例的框圖。
圖6是圖示打包數(shù)據(jù)對齊加計算操作的第三實施例的框圖。
圖7是適合于實現(xiàn)本發(fā)明的實施例的處理器的詳細示例實施例的框圖。
圖8A是圖示有序流水線(pipeline)的實施例和寄存器重命名亂序發(fā)出/運行流水線的實施例的框圖。
圖8B是處理器核的實施例的框圖,該處理器核包含耦合于運行引擎單元的前端單元,并且該前端單元和運行引擎單元都耦合于存儲器單元。
圖9A是單個處理器核連同它到管芯上互連網(wǎng)絡的連接以及它的等級2(L2)高速緩存的本地子集的實施例的框圖。
圖9B是圖9A的處理器核的部分的展開圖的實施例的框圖。
圖10是可以具有多于一個核、可以具有集成存儲器控制器并且可以具有集成圖形的處理器的實施例的框圖。
圖11是計算機架構(gòu)的第一實施例的框圖。
圖12是計算機架構(gòu)的第二實施例的框圖。
圖13是計算機架構(gòu)的第三實施例的框圖。
圖14是計算機架構(gòu)的第四實施例的框圖。
圖15是根據(jù)本發(fā)明的實施例用來將源指令集中的二進制指令轉(zhuǎn)換成目標指令集中的二進制指令的軟件指令轉(zhuǎn)換器的使用的框圖。
具體實施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210154160.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 數(shù)據(jù)顯示系統(tǒng)、數(shù)據(jù)中繼設備、數(shù)據(jù)中繼方法、數(shù)據(jù)系統(tǒng)、接收設備和數(shù)據(jù)讀取方法
- 數(shù)據(jù)記錄方法、數(shù)據(jù)記錄裝置、數(shù)據(jù)記錄媒體、數(shù)據(jù)重播方法和數(shù)據(jù)重播裝置
- 數(shù)據(jù)發(fā)送方法、數(shù)據(jù)發(fā)送系統(tǒng)、數(shù)據(jù)發(fā)送裝置以及數(shù)據(jù)結(jié)構(gòu)
- 數(shù)據(jù)顯示系統(tǒng)、數(shù)據(jù)中繼設備、數(shù)據(jù)中繼方法及數(shù)據(jù)系統(tǒng)
- 數(shù)據(jù)嵌入裝置、數(shù)據(jù)嵌入方法、數(shù)據(jù)提取裝置及數(shù)據(jù)提取方法
- 數(shù)據(jù)管理裝置、數(shù)據(jù)編輯裝置、數(shù)據(jù)閱覽裝置、數(shù)據(jù)管理方法、數(shù)據(jù)編輯方法以及數(shù)據(jù)閱覽方法
- 數(shù)據(jù)發(fā)送和數(shù)據(jù)接收設備、數(shù)據(jù)發(fā)送和數(shù)據(jù)接收方法
- 數(shù)據(jù)發(fā)送裝置、數(shù)據(jù)接收裝置、數(shù)據(jù)收發(fā)系統(tǒng)、數(shù)據(jù)發(fā)送方法、數(shù)據(jù)接收方法和數(shù)據(jù)收發(fā)方法
- 數(shù)據(jù)發(fā)送方法、數(shù)據(jù)再現(xiàn)方法、數(shù)據(jù)發(fā)送裝置及數(shù)據(jù)再現(xiàn)裝置
- 數(shù)據(jù)發(fā)送方法、數(shù)據(jù)再現(xiàn)方法、數(shù)據(jù)發(fā)送裝置及數(shù)據(jù)再現(xiàn)裝置





