[發明專利]集成電路結構及其形成方法

在審

• 申請號: 202210152098.7
• 申請日: 2022-02-18
• 公開（公告）號: CN115000015A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 潘誼紋;柯忠祁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種集成電路結構及其形成方法，集成電路結構包含基板、晶體管、第一介電質層、金屬接觸、第一低k介電質層、第二介電質層、第一金屬特征。晶體管位于基板上方。第一介電質層位于晶體管上方。金屬接觸位于第一介電質層內并與晶體管電連接。第一低k介電質層位于第一介電質層上方。第二介電質層位于第一低k介電質層且第二介電質層的一介電常數高于第一低k介電質層的一介電常數。第一金屬特征延伸穿越第二介電質層和第一低k介電質層至金屬接觸。

技術領域

本揭露是關于一種集成電路結構及其形成方法。

背景技術

無半導體集成電路(integrated circuit；IC)工業歷經了指數性的成長。集成電路材料及設計的技術發展已創造了數代集成電路，每一代皆有比上一代更小且更復雜的電路。集成電路的演化的過程中，功能密度(如每個晶片內的互連接元件的數量)不斷提升，而元件尺寸(如制程所能制造出的最小組件)則不斷縮小。尺寸縮小的制程一般提供了生產效率的提升以及減少相關的浪費。尺寸的縮小亦增加了制程及生產的復雜性。

發明內容

本揭露的實施例包括一種集成電路結構，包含基板、晶體管、第一介電質層、金屬接觸、第一低k介電質層、第二介電質層、第一金屬特征。晶體管位于基板上方。第一介電質層位于晶體管上方。金屬接觸位于第一介電質層內并與晶體管電連接。第一低k介電質層位于第一介電質層上方。第二介電質層位于第一低k介電質層且第二介電質層的一介電常數高于第一低k介電質層的一介電常數。第一金屬特征延伸穿越第二介電質層和第一低k介電質層至金屬接觸。

本揭露的實施例包括一種集成電路結構，包含基板、柵極結構、源/漏極區域、源/漏極接觸、柵極接觸、源/漏極導電柱、第一金屬特征、第二金屬特征、第一低k介電質層、第一介電質層。柵極結構位于基板上方。源/漏極區域位于基板上方且位于柵極結構的兩側。源/漏極接觸位于源/漏極區域的其中一者上方。柵極接觸位于柵極結構上方。源/漏極導電柱位于源/漏極接觸上方。第一金屬特征位于柵極接觸上方。第二金屬特征位于源/漏極導電柱上方。第一低k介電質層側向地圍繞第一金屬特征和第二金屬特征。第一介電質層側向地圍繞第一金屬特征和第二金屬特征且位于第一低k介電質層上方，其中第一介電質層具有比第一低k介電質層更高的介電常數和更小的厚度。

本揭露的實施例包括一種集成電路的形成方法，包含在基板上形成晶體管；在晶體管上方形成層間介電質層；沉積金屬層于層間介電質層上方；圖案化金屬層以形成金屬特征；沉積低k介電質層于層間介電質層和金屬特征上方；回蝕刻低k介電質層以降低低k介電質層的上表面至低于金屬特征的上表面的位置；沉積介電質層于低k介電質層和金屬特征上方；以及對介電質層執行第一化學機械研磨制程直到金屬特征暴露。

附圖說明

當通過附圖閱讀時，自以下詳細描述，最佳地理解本揭露內容的態樣。注意，根據該行業中的標準實務，各種特征未按比例繪制。事實上，為了論述的清晰起見，可任意地增大或減小各種特征的尺寸。

圖1至圖22為本揭露的部分實施例的集成電路結構在一系列制造步驟中不同階段的示意圖；

圖23為本揭露的部分實施例的集成電路結構的示意圖；

圖24至圖30為本揭露的部分實施例的集成電路結構在一系列制造步驟中不同階段的示意圖。

【符號說明】

50:基板

54:源極/漏極區

58:鰭

60:FinFET元件

62:STI區域

64:導電柵極層

66:柵極介電質層

68:柵極結構

72:間隔物