[發明專利]中介基板及其制法

在審

• 申請號: 202210145180.7
• 申請日: 2022-02-17
• 公開（公告）號: CN115020243A
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 許詩濱;胡竹青;周保宏
• 申請（專利權）人: 恒勁科技股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種中介基板及其制法，包括于無核心層線路結構的相對兩側配置導電柱及支撐件，并以絕緣層包覆該導電柱與該支撐件，以借由該支撐件與絕緣層的配置，使該中介基板的剛性符合需求，因而能有效抗翹曲及達到細間距線路的應用。

技術領域

本發明有關一種半導體封裝的載板，尤指一種可提高可靠度的中介基板及其制法。

背景技術

隨著產業應用的發展，近年來應用于網通服務器、高速運算、AI人工智能等IC電子元件需要的功能愈來愈多元化，且性能愈來愈高，因而需要對多個異質芯片進行整合封裝，并朝向高疊層數、高密度、高I/O數及高腳數的大型封裝尺寸發展。

目前高階的半導體元件封裝的封裝尺寸愈來愈大，例如CoWoS(Chip on Wafer onSubstrate)型式的尺寸大至54×54㎜²，甚至100×100㎜²以上，其遠大于傳統封裝尺寸(小于31×31㎜²)，且其間距，如載板的覆晶(Flip-Chip)用凸塊間距(Bump pitch)及植球間距(BGA Pitch)不斷微縮，使得覆晶封裝使用的封裝基板及用于系統組裝的電路板(PCB)朝向細線路間距、高疊層數、高密度化的發展。例如，大尺寸封裝結構的覆晶用凸塊間距的高密度的多接點(I/O)往往隨的數萬個，甚至更多，當覆晶用凸塊間距由150微米(μm)縮減至130μm，甚至100μm時，該載板的配線層的層數將增加，如由傳統的8層(或10層)增加至12層、14層、16層或22層。

圖1為現有大尺寸封裝的CoWoS型式電子封裝件1的剖面示意圖。如圖1所示，該電子封裝件1于一覆晶封裝基板1a的覆晶(Flip-Chip)側上設置一硅中介板(ThroughSilicon interposer，簡稱TSI)1b，且于該硅中介板1b上配置至少一半導體芯片12及/或至少一芯片組12’。該硅中介板1b的一側具有多個導電凸塊13，作為覆晶封裝的連接點。該覆晶封裝基板1a以其覆晶側的焊墊101借由多個預焊錫體(pre-solder)102與該硅中介板1b的導電凸塊13進行覆晶封裝的結合，以形成覆晶接點13’。

于后續組裝中，將該電子封裝件1以其該覆晶封裝基板1a底側(即植球側)借由多個焊球14接置于一電路板1’上。

目前業界的覆晶封裝基板1a的結構可分為具有核心層(core)的基板及無核心層(coreless)的基板。該核心層(core)式基板于核心層中采用機械鉆孔及電鍍銅而形成多個導電通孔，以電性導通上下側的增層線路，因此造成其導通孔的間距較大，所以其核心層不利于制作出細間距及細線路的布線。另一方面，該無核心層式基板用薄介電層作增層及于層間的電性導通全采用激光(Laser)導電盲孔或導電柱方式，易于制作出細間距及細線路的布線，以相較于該核心層式基板而言，具有較佳的細間距能力及高密度封裝的應用。然而，該無核心層式基板的結構薄，致使剛性差，因而無法抗翹曲，故該無核心層式基板不適用于大尺寸的電子封裝件1。

因此，由于該核心層(core)式基板的結構強度較好且剛性較佳，并能抗翹曲，故業界現時均選用該核心層(core)式基板作為該大尺寸電子封裝件1的覆晶封裝基板1a。早期核心層(core)式基板的制作中，采用玻纖配合環氧樹脂所組成的基材，如BT(BismaleimideTriazine)或FR5等，供作為核心層10，再于其上進行導電通孔100制程，如機械鉆孔、激光鉆孔或雙錐狀盲孔等成孔步驟，再于孔中電鍍導電層或再填入填充材100’，之后再進行雙側增層而完成。