[發明專利]一種具有低比導通電阻的SiC MOSFET器件及其制備方法

在審

• 申請號: 202210126895.8
• 申請日: 2022-02-11
• 公開（公告）號: CN114582975A
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 王俊;張倩;鄧高強
• 申請（專利權）人: 湖南大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L29/16;H01L29/167
• 代理公司: 南昌合達信知識產權代理事務所(普通合伙) 36142
• 代理人: 劉丹

本發明屬于功率半導體器件技術領域，涉及一種具有低比導通電阻的SiC MOSFET器件，包括形成于N型重摻雜半導體襯底之上的N型半導體漂移區；形成于N型半導體漂移區表面的P阱區和JFET區形成于P阱區表面的P型重摻雜半導體體接觸區和N型重摻雜半導體源區；形成于N型重摻雜半導體源區、P阱區和JFET區之上的包括氧化層和多晶硅的平面柵結構。在P型重摻雜半導體體接觸區和P阱區側面引入一個包括絕緣介質和導電材料的側壁傾斜一定角度且延伸至N型半導體漂移區的溝槽屏蔽柵結構，屏蔽柵與源電極短接；并在溝槽屏蔽柵結構底部和側面引入P型摻雜區輔助耗盡漂移區，提高漂移區濃度，有利于降低器件比導通電阻，改善器件性能。

技術領域

本發明屬于功率半導體器件技術領域，具體涉及一種具有低比導通電阻的SiCMOSFET器件及其制備方法。

背景技術

隨著科學技術的日益發展，傳統硅基功率的性能已經接近理論極限，以碳化硅(SiC)、氮化鎵(GaN)為代表的第三代寬禁帶半導體材料呈現出更優的電熱學特性，引起了廣泛關注與深入研究。SiC MOSFET(Silicon Carbide Metal Oxide Semiconductor FieldEffect Transistor)得益于其高擊穿電壓、開關速度、熱導率以及低導通電阻和開關損耗等特點，迅速發展并成功應用于功率系統領域。

由于SiC MOSFET在高頻、高溫、高功率密度條件下的巨大應用前景，如何進一步提升SiC MOSFET的性能優勢成為國內外學術界和工業界重點關注的問題。對廣泛應用的功率MOSFET的要求是更高的反向擊穿電壓、更低的導通電阻和更快的開關速度。本發明可以在傳統SiC MOSFET的基礎上，降低SiC MOSFET的比導通電阻，進一步改善器件性能。

發明內容

本發明針對上述問題，提出了一種具有低比導通電阻的SiC MOSFET器件，能夠降低器件的比導通電阻，改善器件性能。

為達到上述目的，本發明采用的技術方案如下：

一種具有低比導通電阻的SiC MOSFET器件，所述SiC MOSFET器件的結構包括N型重摻雜半導體襯底；形成于所述N型重摻雜半導體襯底之上的N型半導體漂移區和形成于N型半導體漂移區之上的N型半導體漂移區，N型半導體漂移區和N型半導體漂移區的摻雜濃度不等；形成于所述N型半導體漂移區表面的P阱區和JFET區；形成于所述P阱區表面的P型重摻雜半導體體接觸區和N型重摻雜半導體源區；形成于所述N型重摻雜半導體源區、P阱區和JFET區之上的包括氧化層和多晶硅的平面柵結構，由所述多晶硅引出柵電極；由所述P型重摻雜半導體體接觸區和N型重摻雜半導體源區共同引出源電極，由所述N型重摻雜半導體襯底下表面引出漏電極；

在所述P型重摻雜半導體體接觸區和P阱區側面引入一個包括絕緣介質和導電材料的側壁，側壁傾斜一定角度且底部延伸至N型半導體漂移區內的溝槽屏蔽柵結構，屏蔽柵與源電極短接；并在所述溝槽屏蔽柵結構的底部和側面引入P型摻雜區，所述P型摻雜區位于N型半導體漂移區和N型半導體漂移區內，將溝槽屏蔽柵結構的底部與絕大部分側壁包圍。

優選地，所述N型半導體漂移區的摻雜濃度大于所述N型半導體漂移區的摻雜濃度。

基于一個總的發明構思，本發明的另一個目的在于提供上述具有低比導通電阻的SiC MOSFET器件的制備方法，其特征在于，包括以下步驟：

選取一SiC N+型襯底并依次外延得到N型半導體漂移區、N型半導體漂移區以及JFET區；形成屏蔽柵溝槽；形成P型摻雜區；形成屏蔽柵結構；形成P阱區；形成多晶硅平面柵結構；形成N型重摻雜半導體源區；形成P型重摻雜半導體體接觸區；形成接觸電極。

優選地，通過刻蝕形成側壁傾斜的屏蔽柵溝槽，因溝槽側壁傾斜，通過一次或多次離子注入直接形成包圍溝槽屏蔽柵結構底部和大部分側壁的P型摻雜區。

與現有技術相比，本發明的優點和積極效果如下：