[發明專利]一種具有低比導通電阻的SiC MOSFET器件及其制備方法

在審

• 申請號: 202210126895.8
• 申請日: 2022-02-11
• 公開（公告）號: CN114582975A
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 王俊;張倩;鄧高強
• 申請（專利權）人: 湖南大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L29/16;H01L29/167
• 代理公司: 南昌合達信知識產權代理事務所(普通合伙) 36142
• 代理人: 劉丹

1.一種具有低比導通電阻的SiC MOSFET器件，其特征在于，所述SiC MOSFET器件的結構包括N型重摻雜半導體襯底(1)；形成于所述N型重摻雜半導體襯底(1)之上的N型半導體漂移區(2)和形成于N型半導體漂移區(2)之上的N型半導體漂移區(3)，N型半導體漂移區(2)和N型半導體漂移區(3)的摻雜濃度不等；形成于所述N型半導體漂移區(3)表面的P阱區(8)和JFET區(12)；形成于所述P阱區(8)表面的P型重摻雜半導體體接觸區(9)和N型重摻雜半導體源區(10)；形成于所述N型重摻雜半導體源區(10)、P阱區(8)和JFET區(12)之上的包括氧化層(5)和多晶硅(7)的平面柵結構，由所述多晶硅(7)引出柵電極；由所述P型重摻雜半導體體接觸區(9)和N型重摻雜半導體源區(10)共同引出源電極，由所述N型重摻雜半導體襯底(1)下表面引出漏電極；

在所述P型重摻雜半導體體接觸區(9)和P阱區(8)側面引入一個包括絕緣介質(11)和導電材料(6)的側壁，側壁傾斜一定角度且底部延伸至N型半導體漂移區(3)內的溝槽屏蔽柵結構，屏蔽柵與源電極短接；并在所述溝槽屏蔽柵結構的底部和側面引入P型摻雜區(4)，所述P型摻雜區(4)位于N型半導體漂移區(2)和N型半導體漂移區(3)內，將溝槽屏蔽柵結構的底部與絕大部分側壁包圍。

2.根據權利要求1所述的一種具有低比導通電阻的SiC MOSFET器件，其特征在于，所述N型半導體漂移區(2)的摻雜濃度大于所述N型半導體漂移區(3)的摻雜濃度。

3.根據權利要求1所述的一種具有低比導通電阻的SiC MOSFET器件的制備方法，其特征在于，包括以下步驟：

選取一SiC N+型襯底(1)并依次外延得到N型半導體漂移區(2)、N型半導體漂移區(3)以及JFET區(4)；形成屏蔽柵溝槽；形成P型摻雜區(4)；形成屏蔽柵結構；形成P阱區(8)；形成多晶硅平面柵結構；形成N型重摻雜半導體源區(10)；形成P型重摻雜半導體體接觸區(9)；形成接觸電極。

4.根據權利要求3所述的一種具有低比導通電阻的SiC MOSFET器件的制備方法，其特征在于，通過刻蝕形成側壁傾斜的屏蔽柵溝槽，由于溝槽側壁傾斜，通過一次或多次離子注入直接形成包圍溝槽屏蔽柵結構底部和大部分側壁的P型摻雜區(4)。