[發明專利]具有使用減材圖案化形成的底部部分的堆疊過孔

在審

• 申請號: 202210125604.3
• 申請日: 2022-02-10
• 公開（公告）號: CN115084086A
• 公開（公告）日: 2022-09-20
• 發明（設計）人: A·C-H·韋;G·布歇
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝

本文公開了用于制造IC結構的方法以及所得到的IC結構，該IC結構包括堆疊過孔，該堆疊過孔提供金屬化堆疊體的不同層的金屬線之間的電連接。示例IC結構包括第一金屬化層和第二金屬化層，其分別包括底部金屬線和頂部金屬線。該IC結構還包括具有底部過孔部分和頂部過孔部分的過孔，其中頂部過孔部分堆疊在底部過孔部分上方(因此，該過孔可以被稱為“堆疊過孔”)。底部過孔部分耦接到底部導電線并且與其自對準，而頂部過孔部分耦接到頂部導電線并且與其自對準。底部過孔部分使用減材圖案化形成，而頂部過孔部分可以使用不同的制造技術形成，例如鑲嵌制造。

技術領域

本公開內容總體上涉及半導體器件領域，并且更具體地，涉及具有集成過孔的金屬化堆疊體。

背景技術

在過去的幾十年里，集成電路中特征的縮小已經成為不斷增長的半導體工業背后的驅動力。 縮小到越來越小的特征使得能夠在半導體芯片的有限基板面積上增加功能單元的密度。例如，縮小 晶體管尺寸允許在芯片上結合更多數量的存儲器或邏輯器件，從而有助于制造具有增加容量的產品。 然而，對不斷增加的容量的驅動不是沒有問題。優化每個器件和每個互連的性能的必要性變得日益 重要。

附圖說明

通過結合附圖的以下具體實施方式，將容易理解實施例。為了便于描述，相同的附圖標記表 示相同的結構元件。在附圖的各圖中，通過示例而非限制的方式示出了各實施例。

圖1提供了根據一些實施例的使用減材圖案化來形成集成在集成電路(IC)結構的金屬化堆 疊體中的堆疊過孔的底部部分的示例方法的流程圖。

圖2A-圖2P示出了根據一些實施例的在根據圖1的方法制造示例IC結構的各個階段的俯視圖 和截面側視圖。

圖3示出了根據一些實施例的根據圖1的方法制造的示例IC結構的堆疊過孔的各種視圖。

圖4A-圖4C示出了根據一些實施例的根據圖1的方法制造的IC結構的替代實施例的俯視圖和 截面側視圖。

圖5A和圖5B分別是根據本文公開的任何實施例的可以包括具有使用減材圖案化形成的底部 部分的一個或多個堆疊過孔的晶圓和管芯的俯視圖。

圖6是根據本文公開的任何實施例的可以包括具有使用減材圖案化形成的底部部分的一個或 多個堆疊過孔的IC封裝的截面側視圖。

圖7是根據本文公開的任何實施例的可以包括具有使用減材圖案化形成的底部部分的一個或 多個堆疊過孔的IC器件組件的截面側視圖。

圖8是根據本文公開的任何實施例的可以包括具有使用減材圖案化形成的底部部分的一個或 多個堆疊過孔的示例計算設備的框圖。

具體實施方式

概述

本公開內容的系統、方法和設備各自具有若干創新方面，其中沒有單個方面單獨負責本文公 開的所有期望屬性。在以下描述和附圖中闡述了本說明書中描述的主題的一個或多個實施方式的細 節。

為了說明如本文所述的具有一個或多個堆疊過孔的IC結構，該堆疊過孔具有使用減材圖案化 形成的底部部分以便改進后段制程(BEOL)中的過孔集成，可能有用的是首先理解可能在此類裝置 中發揮作用的現象。可以將下文的基本信息視為可以適當地解釋本公開內容的基礎。提供這樣的信 息僅僅是出于解釋的目的，并且因此，不應以任何方式被解釋為限制本公開內容及其潛在應用的寬 泛范圍。