[發(fā)明專利]一種半導體裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 202210123457.6
• 申請日: 2022-02-10
• 公開（公告）號: CN114171586B
• 公開（公告）日: 2022-05-24
• 發(fā)明（設計）人: 石田浩
• 申請（專利權）人: 晶芯成（北京）科技有限公司;合肥晶合集成電路股份有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L27/088;H01L21/8234
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 王積毅

本發(fā)明公開了一種半導體裝置，其至少包括：第一場效應晶體管；以及第二場效應晶體管；設第一場效應晶體管的源極側的輕摻雜漏極為源極側輕摻雜漏極部，設第一場效應晶體管的漏極側的輕摻雜漏極為漏極側輕摻雜漏極部，則漏極側輕摻雜漏極部的輕摻雜漏極長度，大于源極側輕摻雜漏極部的輕摻雜漏極長度；源極側輕摻雜漏極部的輕摻雜漏極長度，小于設置于第二場效應晶體管的輕摻雜漏極的輕摻雜漏極長度，漏極側輕摻雜漏極部的輕摻雜漏極長度，大于設置于第二場效應晶體管的輕摻雜漏極的輕摻雜漏極長度。本發(fā)明提供了一種半導體裝置及其制造方法，能夠抑制半導體裝置中電路面積的增加且抑制泄漏電流的產(chǎn)生。

技術領域

本發(fā)明屬于半導體領域，特別涉及一種半導體裝置及其制造方法。

背景技術

在半導體裝置中，為了構成各電路而在硅襯底上構成有數(shù)量龐大的金屬氧化物半導體（MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱MOS）晶體管。

發(fā)明內容

在半導體裝置中，低功耗是重要的要素。因此，半導體裝置中的MOS晶體管需要減少泄漏電流。MOS晶體管的泄漏電流例如是次臨限電流或GIDL（Gate Induced drainleakage，柵誘導漏極泄漏電流）。GIDL是指柵極和漏極交疊的區(qū)域的電場強度增大而產(chǎn)生在能帶間隧穿的電流并且其成為泄漏電流。

本發(fā)明的目的在于提供一種半導體裝置及其制造方法，以抑制半導體裝置中電路面積的增加且抑制泄漏電流的產(chǎn)生。

為解決上述技術問題，本發(fā)明是通過以下技術方案實現(xiàn)的：

本發(fā)明提供一種半導體裝置，其至少包括：

第一場效應晶體管；以及

第二場效應晶體管；

設所述第一場效應晶體管的源極側的輕摻雜漏極，為源極側輕摻雜漏極部，設所述第一場效應晶體管的漏極側的輕摻雜漏極，為漏極側輕摻雜漏極部，則所述漏極側輕摻雜漏極部的輕摻雜漏極長度，大于所述源極側輕摻雜漏極部的輕摻雜漏極長度；

所述源極側輕摻雜漏極部的輕摻雜漏極長度，小于設置于所述第二場效應晶體管的輕摻雜漏極的輕摻雜漏極長度，所述漏極側輕摻雜漏極部的輕摻雜漏極長度，大于設置于所述第二場效應晶體管的輕摻雜漏極的輕摻雜漏極長度。

在本發(fā)明的一個實施例中，所述源極側輕摻雜漏極部的輕摻雜漏極長度，和所述漏極側輕摻雜漏極部的輕摻雜漏極長度相加而得到的長度，是設置于所述第二場效應晶體管的輕摻雜漏極的長度的2倍。

在本發(fā)明的一個實施例中，所述源極側輕摻雜漏極部的深度與所述漏極側輕摻雜漏極部的深度相等。

在本發(fā)明的一個實施例中，所述源極側輕摻雜漏極部的雜質濃度與所述漏極側輕摻雜漏極部的雜質濃度相等。

在本發(fā)明的一個實施例中，在所述半導體裝置中，所述第一場效應晶體管設置有多個，并且彼此相鄰。

在本發(fā)明的一個實施例中，在所述半導體裝置中，所述第一場效應晶體管設置有多個，且各所述第一場效應晶體管的源極彼此連接，各所述第一場效應晶體管的漏極彼此連接。

在本發(fā)明的一個實施例中，所述第一場效應晶體管是高電壓金屬氧化物半導體場效應晶體管，且電源電壓為2.5V以上且8V以下。

在本發(fā)明的一個實施例中，所述第一場效應晶體管構成輸出緩沖電路。

在本發(fā)明的一個實施例中，在設所述源極側輕摻雜漏極部的輕摻雜漏極長度為d1，且所述漏極側輕摻雜漏極部的輕摻雜漏極長度為d2的情況下，d2/d1≥2。

在本發(fā)明的一個實施例中，在設所述源極側輕摻雜漏極部的輕摻雜漏極長度為d1，且所述漏極側輕摻雜漏極部的輕摻雜漏極長度為d2的情況下，d2/d1≥6。