[發明專利]調整存儲介質的接口參數的方法和裝置

在審

• 申請號: 202210102365.X
• 申請日: 2022-01-27
• 公開（公告）號: CN116560486A
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 李由;徐奎
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F3/06;G06F1/08
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 王洪

本申請提供了一種調整存儲介質的接口參數的方法和存儲介質的控制器，能夠避免業務傳輸的延遲。該方法包括：控制電路根據目標接口速率，確定與該目標接口速率匹配的存儲介質的接口參數，該控制電路是該存儲介質對應的控制電路；當該控制電路的接口與該存儲介質的接口之間的連接總線處于空閑狀態時，該控制電路向該存儲介質的接口發送與該目標接口速率匹配的存儲介質的接口參數。

技術領域

本申請涉及通信領域，并且更具體地，涉及一種調整存儲介質的接口參數的方法和裝置。

背景技術

隨著云/計算/服務器業務的發展，系統對于存儲介質的性能要求逐年增加，為了匹配系統的性能要求，存儲介質本身的輸入/輸出(input/output，IO)接口速率以及對應的控制器的IO接口速率也越來越高。為了匹配高速的IO接口速率，同時滿足數據通信相應的信號完整性(signal?integrity，SI)要求，將IO接口的驅動能力持續提高、IO接口的驅動電阻的大小持續變小，對應的IO接口的功耗也持續上升。

在實際的業務應用中，在不同時間段系統的性能要求不同；比如，白天和晚上，由于用戶的活躍度不同，系統的性能要求會有很大的差異。在低性能要求場景，存儲介質的IO接口速率以及該存儲介質對應的控制器的IO接口速率較低；在高性能要求場景，存儲介質的IO接口速率以及該存儲介質對應的控制器的IO接口速率較高。

由于對存儲介質的接口參數進行調整會改變IO接口傳輸的信號的完整性，因此，在根據存儲介質的IO接口速率對該存儲介質的IO接口的接口參數進行調整時，會停止當前存儲介質的IO接口的業務傳輸。存儲器固件(firmware，FW)等待IO接口的業務傳輸停止，才可以調整IO接口的接口參數。但是，一段時間內業務傳輸停止，會造成系統的業務訪問的延遲波動，在接口參數需要持續調整的場景，無法適應實際的應用。

發明內容

本申請提供了一種調整存儲介質的接口參數的方法和存儲介質的控制器，能夠避免業務傳輸的延遲。

第一方面，提供一種調整存儲介質的接口參數的方法，包括：控制電路根據目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口參數，所述控制電路是所述存儲介質對應的控制電路；當所述控制電路的接口與所述存儲介質的接口之間的連接總線處于空閑狀態時，所述控制電路向所述存儲介質的接口發送所述接口參數。

基于上述方案，存儲介質對應的控制電路可以根據目標接口速率確定與該目標接口速率匹配的存儲介質的接口參數，當該控制電路的接口與存儲介質的接口之間的連接總線處于空閑態時，向存儲介質的接口發送接口參數。相對于現有技術中在停止業務傳輸的時間調整存儲器的接口的接口參數，本申請是在控制電路的接口與存儲介質的接口之間的連接總線處于空閑態時調整接口參數，無需停止正在進行的業務傳輸，從而可以避免業務傳輸的延遲。

在一種可能的實現方式中，所述接口參數包括所述存儲介質的接口的驅動電阻的大小、片上終端電阻ODT的大小和工作時鐘信號。

在一種可能的實現方式中，所述控制電路根據目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口參數，包括：所述控制電路根據所述目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口的所述驅動電阻的大小、所述ODT的大小和工作頻率；所述控制電路向時鐘產生電路發送時鐘調整請求，所述時鐘調整請求中包括所述工作頻率，所述時鐘調整請求用于請求所述時鐘產生電路產生所述工作頻率的所述工作時鐘信號；所述控制電路接收所述時鐘產生電路產生的所述工作時鐘信號。

在一種可能的實現方式中，當所述目標接口速率增大時，所述控制電路減小所述驅動電阻的大小、連接所述ODT或減小所述ODT的大小；當所述目標接口速率減小時，所述控制電路增大所述驅動電阻的大小、不連接所述ODT或增大所述ODT的大小。