[發明專利]調整存儲介質的接口參數的方法和裝置

在審

• 申請號: 202210102365.X
• 申請日: 2022-01-27
• 公開（公告）號: CN116560486A
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 李由;徐奎
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F3/06;G06F1/08
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 王洪

1.一種調整存儲介質的接口參數的方法，其特征在于，包括：

控制電路根據目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口參數，所述控制電路是所述存儲介質對應的控制電路；

當所述控制電路的接口與所述存儲介質的接口之間的連接總線處于空閑狀態時，所述控制電路向所述存儲介質的接口發送所述接口參數。

2.根據權利要求1所述的方法，其特征在于，

所述接口參數包括所述存儲介質的接口的驅動電阻的大小、片上終端電阻ODT的大小和工作時鐘信號。

3.根據權利要求2所述的方法，其特征在于，所述控制電路根據目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口參數，包括：

所述控制電路根據所述目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口的所述驅動電阻的大小、所述ODT的大小和工作頻率；

所述控制電路向時鐘產生電路發送時鐘調整請求，所述時鐘調整請求中包括所述工作頻率，所述時鐘調整請求用于請求所述時鐘產生電路產生所述工作頻率的所述工作時鐘信號；

所述控制電路接收所述時鐘產生電路產生的所述工作時鐘信號。

4.根據權利要求2或3所述的方法，其特征在于，

當所述目標接口速率增大時，所述控制電路減小所述驅動電阻的大小、連接所述ODT或減小所述ODT的大小；

當所述目標接口速率減小時，所述控制電路增大所述驅動電阻的大小、斷開所述ODT或增大所述ODT的大小。

5.根據權利要求1至4中任一項所述的方法，其特征在于，所述方法還包括：

所述控制電路根據當前的系統性能要求，確定所述目標接口速率，所述當前的系統性能要求包括以下至少一項：

訪問所述存儲介質的帶寬或訪問所述存儲介質的訪問延遲。

6.根據權利要求1至5中任一項所述的方法，其特征在于，所述方法還包括：

系統性能感知電路感知所述當前的系統性能要求；

所述系統性能感知電路向所述控制電路發送所述當前的系統性能要求。

7.根據權利要求1至6中任一項所述的方法，其特征在于，

存儲器中包括多個存儲顆粒，所述存儲介質是所述多個存儲顆粒中的一個或多個。

8.一種存儲介質的控制器，其特征在于，包括：

控制電路，用于根據目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口參數，所述控制電路是所述存儲介質對應的控制電路；

所述控制電路還用于，當所述控制電路的接口與所述存儲介質的接口之間的連接總線處于空閑狀態時，向所述存儲介質的接口發送所述接口參數。

9.根據權利要求8所述的控制器，其特征在于，

所述接口參數包括所述存儲介質的接口的驅動電阻的大小、片上終端電阻ODT的大小和工作時鐘信號。

10.根據權利要求9所述的控制器，其特征在于，所述控制器還包括時鐘產生電路；

所述控制電路具體用于：

根據所述目標接口速率，確定與所述目標接口速率匹配的所述存儲介質的接口的所述驅動電阻的大小、所述ODT的大小和工作頻率；

向所述時鐘產生電路發送時鐘調整請求，所述時鐘調整請求中包括所述工作頻率，所述時鐘調整請求用于請求所述時鐘產生電路產生所述工作頻率的所述工作時鐘信號；

接收所述時鐘產生電路產生的所述工作時鐘信號。

11.根據權利要求9或10所述的控制器，其特征在于，所述控制電路具體用于：

當所述目標接口速率增大時，減小所述驅動電阻的大小、連接所述ODT或減小所述ODT的大小；

當所述目標接口速率減小時，增大所述驅動電阻的大小、不連接所述ODT或增大所述ODT的大小。