[發明專利]半導體器件及其制造方法、三維存儲器和存儲器系統

在審

• 申請號: 202210100428.8
• 申請日: 2022-01-27
• 公開（公告）號: CN114429907A
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 顏丙杰
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/8234;H01L27/088
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

本申請提供了一種半導體器件及其制造方法、三維存儲器和存儲器系統，其中，半導體器件的制造方法包括：去除襯底的一部分以形成至少一個第一鰭部；在第一鰭部的頂面和一對側面形成半導體層，半導體層包括位于頂面的頂部和位于一對側面的側部；去除第一鰭部；以及形成穿過側部之間的區域的、沿周向環繞頂部的柵極結構。本申請可在鰭式場效應晶體管制造工藝的基礎上形成柵極環繞場效應晶體管。

技術領域

本申請涉及半導體技術領域。具體地，本申請涉及一種半導體器件及其制造方法、三維存儲器和存儲器系統。

背景技術

隨著半導體工藝節點推進到10nm以下，常規的金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor MOSFET，MOSFET)的溝道長度也相應縮短，柵極對溝道的控制能力變差，導致短溝道效應(short-channel effects，SCE)更容易發生。

為了提高柵控能力，鰭式場效應晶體管(Fin Field-Effect Transistor，FinFET)和柵極環繞場效應晶體管(Gate-all-around Field-Effect Transistor，GAAFET)得到了推廣。FinFET的柵極可以從三個表面對鰭部進行控制，對溝道的控制能力更強，而且FinFET相對于其他器件，與現有集成電路制造具有更好的兼容性；而GAAFET的柵極從四周包圍溝道所在的區域，能夠進一步增強柵極對溝道的控制能力，對抑制短溝道效應的效果較為顯著。

應當理解，該背景技術部分旨在部分地為理解該技術提供有用的背景，然而，這些內容并不一定屬于在本申請的申請日之前本領域技術人員已知或理解的內容。

發明內容

本申請一方面提供了一種半導體器件制造方法，該方法包括：去除襯底的一部分以形成至少一個第一鰭部；在所述第一鰭部的頂面和一對側面形成半導體層，所述半導體層包括位于所述頂面的頂部和位于所述一對側面的側部；去除所述第一鰭部；以及形成穿過所述側部之間的區域的、沿周向環繞所述頂部的柵極結構。

在本申請的一個實施方式中，所述第一鰭部與所述半導體層的材料不同。

在本申請的一個實施方式中，在同一刻蝕工藝下，所述第一鰭部與所述半導體層具有預定的刻蝕選擇比，以在去除所述第一鰭部時保留所述半導體層。

在本申請的一個實施方式中，所述第一鰭部包括硅，并且所述半導體層包括硅鍺。

在本申請的一個實施方式中，形成所述第一鰭部包括：刻蝕襯底以形成凸出的且分立的多個初始鰭部，所述多個初始鰭部包括至少一個第一初始鰭部；在所述襯底上形成分隔相鄰的所述初始鰭部的隔離結構，所述初始鰭部的頂面暴露；以及經由所述第一初始鰭部的與所述隔離結構相對的一對側面和暴露的頂面，去除所述第一初始鰭部的部分，以形成所述第一鰭部。

在本申請的一個實施方式中，所述多個初始鰭部包括至少一個第二初始鰭部，其中，去除所述第一初始鰭部的部分包括：在所述隔離結構上形成覆蓋所述第二初始鰭部的頂面以及所述第一初始鰭部的部分頂面的第一掩模層；以及以第一掩膜層為掩蔽，去除所述第一初始鰭部的所述部分。

在本申請的一個實施方式中，以第一掩膜層為掩蔽，去除所述第一初始鰭部的所述部分包括：去除所述第一初始鰭部的位于其一對側面和頂面的一部分；去除所述第一掩膜層的位于所述第一初始鰭部的頂面的一部分；在所述第一初始鰭部的暴露的一對側面形成第二掩膜層；以及以所述第二掩膜層為掩蔽，去除所述第一初始鰭部的位于其頂面的再一部分。

在本申請的一個實施方式中，所述方法還包括：去除所述隔離結構的一部分，以暴露所述第一鰭部和所述第二初始鰭部的遠離所述襯底的一部分；以及去除所述至少一個第二初始鰭部的一部分以形成至少一個第二鰭部。