[發(fā)明專利]半導體器件及其制造方法、三維存儲器和存儲器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210100428.8
• 申請日: 2022-01-27
• 公開（公告）號: CN114429907A
• 公開（公告）日: 2022-05-03
• 發(fā)明（設計）人: 顏丙杰
• 申請（專利權(quán)）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/8234;H01L27/088
• 代理公司: 北京英思普睿知識產(chǎn)權(quán)代理有限公司 16018
• 代理人: 劉瑩;聶國斌

1.半導體器件的制造方法，包括：

去除襯底的一部分以形成至少一個第一鰭部；

在所述第一鰭部的頂面和一對側(cè)面形成半導體層，所述半導體層包括位于所述頂面的頂部和位于所述一對側(cè)面的側(cè)部；

去除所述第一鰭部；以及

形成穿過所述側(cè)部之間的區(qū)域的、沿周向環(huán)繞所述頂部的柵極結(jié)構(gòu)。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一鰭部與所述半導體層的材料不同。

3.根據(jù)權(quán)利要求1所述的方法，其中，在同一刻蝕工藝下，所述第一鰭部與所述半導體層具有預定的刻蝕選擇比，以在去除所述第一鰭部時保留所述半導體層。

4.根據(jù)權(quán)利要求2所述的方法，其中，所述第一鰭部包括硅，并且所述半導體層包括硅鍺。

5.根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一鰭部包括：

刻蝕襯底以形成凸出的且分立的多個初始鰭部，所述多個初始鰭部包括至少一個第一初始鰭部；

在所述襯底上形成分隔相鄰的所述初始鰭部的隔離結(jié)構(gòu)，所述初始鰭部的頂面暴露；以及

經(jīng)由所述第一初始鰭部的與所述隔離結(jié)構(gòu)相對的一對側(cè)面和暴露的頂面，去除所述第一初始鰭部的部分，以形成所述第一鰭部。

6.根據(jù)權(quán)利要求5所述的方法，所述多個初始鰭部包括至少一個第二初始鰭部，其中，去除所述第一初始鰭部的部分包括：

在所述隔離結(jié)構(gòu)上形成覆蓋所述第二初始鰭部的頂面以及所述第一初始鰭部的部分頂面的第一掩模層；

去除所述第一初始鰭部的位于其一對側(cè)面和頂面的一部分；

去除所述第一掩膜層的位于所述第一初始鰭部的頂面的一部分；

在所述第一初始鰭部的暴露的一對側(cè)面形成第二掩膜層；以及

以所述第二掩膜層為掩蔽，去除所述第一初始鰭部的位于其頂面的再一部分。

7.根據(jù)權(quán)利要求6所述的方法，還包括：

去除所述隔離結(jié)構(gòu)的一部分，以暴露所述第一鰭部和所述第二初始鰭部的遠離所述襯底的一部分；以及

去除所述至少一個第二初始鰭部的一部分以形成至少一個第二鰭部。

8.根據(jù)權(quán)利要求7所述的方法，還包括：

向所述半導體層進行第一導電類型摻雜；以及

對所述第二鰭部進行與所述第一導電類型相反的第二導電類型摻雜。

9.根據(jù)權(quán)利要求7所述的方法，還包括：

在所述隔離結(jié)構(gòu)的剩余部分形成覆蓋所述半導體層以及所述第一鰭部和所述第二鰭部的柵介質(zhì)層；

在所述柵介質(zhì)層上形成橫跨所述第一鰭部和所述第二鰭部的犧牲柵極層；以及

在所述柵介質(zhì)層上形成沿周向包圍所述犧牲柵極層的介質(zhì)層。

10.根據(jù)權(quán)利要求9所述的方法，去除所述第一鰭部包括：

去除所述犧牲柵極層；

在所述第二鰭部上形成第三掩膜層；以及

以所述第三掩膜層為掩蔽，去除所述柵介質(zhì)層的至少位于所述第一鰭部和所述半導體層上的一部分。

11.根據(jù)權(quán)利要求10所述的方法，其中，形成環(huán)繞所述半導體層的頂部的柵極結(jié)構(gòu)包括：

在所述介質(zhì)層的內(nèi)壁、所述半導體層上以及所述第二鰭部上依次形成電介質(zhì)層和功函數(shù)疊層；以及

在所述功函數(shù)疊層限定的空間填充導體材料，以形成環(huán)繞所述半導體層的頂部以及橫跨所述第二鰭部的導電層。

12.根據(jù)權(quán)利要求11所述的方法，其中，形成所述功函數(shù)疊層包括：

在所述電介質(zhì)層上形成第一類型的功函數(shù)層；

在所述第一類型的功函數(shù)層上形成不同于第一類型的第二類型的功函數(shù)層；以及

在所述第二類型的功函數(shù)層的位于所述半導體層的部分上形成所述第一類型的功函數(shù)層。