[發明專利]集成式組合件和形成集成式組合件的方法

在審

• 申請號: 202210094264.2
• 申請日: 2022-01-26
• 公開（公告）號: CN114823691A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: A·N·斯卡伯勒;J·D·格林利;J·D·霍普金斯
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/11548
• 分類號: H01L27/11548;H01L27/11556;H01L27/11575;H01L27/11582;H01L27/11524;H01L27/1157
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

一些實施例包含集成式組合件和形成集成式組合件的方法。溝道材料柱布置在存儲器區內，且導電柱布置在所述另一區內。源極結構耦合到所述溝道材料柱的下部區。面板跨所述存儲器區和所述另一區延伸。摻雜半導體材料在所述存儲器區和所述另一區內緊鄰所述面板。所述摻雜半導體材料是所述存儲器區內的所述源極結構的至少部分。襯里緊鄰所述導電柱且橫向環繞所述導電柱。所述襯里在所述導電柱和所述摻雜半導體材料之間。一些實施例包含形成集成式組合件的方法。

技術領域

本發明涉及形成集成式組合件(例如，集成式存儲器裝置)的方法和集成式組合件。

背景技術

存儲器提供用于電子系統的數據存儲裝置。快閃存儲器是一種類型存儲器，且大量用于現代計算機和裝置中。例如，現代個人計算機可使BIOS存儲在快閃存儲器芯片上。作為另一實例，越來越常見的是，計算機和其它裝置利用呈固態驅動器的快閃存儲器替代傳統的硬盤驅動器。作為又一實例，快閃存儲器在無線電子裝置中普及，這是因為快閃存儲器使制造商能夠在新的通信協議變得標準化時支持所述新的通信協議，且使制造商能夠提供針對增強特征遠程升級裝置的能力。

NAND可以是快閃存儲器的基本架構，且可配置成包括豎直堆疊的存儲器單元。

在具體地描述NAND之前，可能有幫助的是更一般化地描述集成布置內的存儲器陣列的關系。圖1示出包含以下各項的現有技術裝置1000的框圖：存儲器陣列1002，其具有布置成行和列的多個存儲器單元1003；以及存取線1004(例如，用以傳導信號的字線WL0到WLm)；和第一數據線1006(例如，用以傳導信號的位線BL0到BLn)。存取線1004和第一數據線1006可用于傳送來往于存儲器單元1003的信息。行解碼器1007和列解碼器1008解碼地址線1009上的地址信號A0到AX以確定將存取存儲器單元1003中的哪些存儲器單元。感測放大器電路1015操作以確定從存儲器單元1003讀取的信息的值。I/O電路1017在存儲器陣列1002與輸入/輸出(I/O)線1005之間傳送信息的值。I/O線1005上的信號DQ0到DQN可表示從存儲器單元1003讀取或要寫入到存儲器單元1003中的信息的值。其它裝置可通過I/O線1005、地址線1009或控制線1020與裝置1000通信。存儲器控制單元1018用以控制待對存儲器單元1003執行的存儲器操作，并且使用控制線1020上的信號。裝置1000可分別在第一供應線1030和第二供應線1032上接收供應電壓信號Vcc和Vss。裝置1000包含選擇電路1040和輸入/輸出(I/O)電路1017。選擇電路1040可經由I/O電路1017對信號CSEL1到CSELn作出響應以選擇第一數據線1006和第二數據線1013上的信號，所述信號可表示有待從存儲器單元1003讀取或有要編程到存儲器單元1003中的信息的值。列解碼器1008可基于地址線1009上的A0到AX地址信號選擇性地激活CSEL1到CSELn信號。選擇電路1040可選擇第一數據線1006和第二數據線1013上的信號以在讀取和編程操作期間在存儲器陣列1002與I/O電路1017之間實現通信。