[發明專利]封裝件及其形成方法

在審

• 申請號: 202210091693.4
• 申請日: 2022-01-26
• 公開（公告）號: CN114582836A
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 余振華;蔡仲豪;王垂堂;陳頡彥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L25/16;H01L25/18
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例涉及封裝件及其形成方法。方法包括將電容器管芯接合至器件管芯。器件管芯包括：第一半導體襯底；有源器件，位于第一半導體襯底的表面處；多個低k介電層；第一介電層，位于多個低k介電層中的頂部低k介電層上方并且與多個低k介電層中的頂部低k介電層接觸；和第一多個接合焊盤，位于第一介電層中。電容器管芯包括：第二介電層，接合至第一介電層；第二多個接合焊盤，位于第二介電層中并且接合至第一多個接合焊盤；和電容器，電耦接至第二多個接合焊盤。在將電容器管芯接合至器件管芯之后，在電容器管芯上方形成含鋁焊盤，含鋁焊盤電耦接至器件管芯。在含鋁焊盤上方形成聚合物層。

技術領域

本發明的實施例涉及封裝件及其形成方法。

背景技術

高性能邏輯電路通常需要高密度電容器以減小同步開關噪聲并且減小電壓降。目前使用的電容器的密度通常較低，并且無法滿足高性能封裝件的電源完整性的要求。

發明內容

本發明的實施例提供了一種形成封裝件的方法，包括：將電容器管芯接合至器件管芯，其中，所述器件管芯包括：第一半導體襯底；有源器件，位于所述第一半導體襯底的表面處；多個低k介電層；第一介電層，位于所述多個低k介電層中的頂部低k介電層上方并且與所述多個低k介電層中的所述頂部低k介電層接觸；和第一多個接合焊盤，位于所述第一介電層中；其中，所述電容器管芯包括：第二介電層，接合至所述第一介電層；第二多個接合焊盤，位于所述第二介電層中，其中，所述第二多個接合焊盤接合至所述第一多個接合焊盤；和電容器，電耦接至所述第二多個接合焊盤；以及在將所述電容器管芯接合至所述器件管芯之后，在所述電容器管芯上方形成含鋁焊盤，其中，所述含鋁焊盤電耦接至所述器件管芯；以及在所述含鋁焊盤上方形成聚合物層。

本發明的另一實施例提供了一種封裝件，包括：器件管芯，所述器件管芯包括：半導體襯底；有源器件，位于所述半導體襯底的表面處；多個低k介電層；第一介電層，位于所述多個低k介電層中的頂部低k介電層上方并且與所述多個低k介電層中的所述頂部低k介電層接觸；和第一多個接合焊盤，位于所述第一介電層中；電容器管芯，所述電容器管芯包括：第二介電層，接合至所述第一介電層；第二多個接合焊盤，位于所述第二介電層中，其中，所述第二多個接合焊盤接合至所述第一多個接合焊盤；和電容器，電耦接至所述第二多個接合焊盤；以及含鋁焊盤，位于所述電容器管芯上方，其中，所述含鋁焊盤電耦接至所述器件管芯；以及聚合物層，位于所述含鋁焊盤上方。

本發明的又一實施例提供了一種封裝件，包括：器件管芯，所述器件管芯包括：第一半導體襯底；第一多個介電層；和第一多個鑲嵌結構，位于所述第一多個介電層中；電容器管芯，所述電容器管芯包括：第二半導體襯底；第二多個介電層；和第二多個鑲嵌結構，位于所述第二多個介電層中，其中，所述第二多個鑲嵌結構的底面與所述第二多個介電層中的相應介電層的底面共面，其中，所述第二多個介電層中的底層接合至所述第一多個介電層中的頂層；多個含鋁焊盤，位于所述電容器管芯上方，其中，所述多個含鋁焊盤電耦接至所述器件管芯；聚合物層，包括覆蓋所述多個含鋁焊盤中的每個的邊緣部分的部分；以及多個電連接件，位于所述多個含鋁焊盤上方并且電連接至所述多個含鋁焊盤。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖12示出了根據一些實施例的具有深分區電容器的封裝件的形成中的中間階段的截面圖。

圖13和圖14示出了根據一些實施例的具有深分區電容器的封裝件的截面圖。

圖15至圖20示出了根據一些實施例的在支撐襯底上具有深分區電容器的封裝件的形成中的中間階段的截面圖。

圖21至圖28示出了根據一些實施例的具有深分區電容器的封裝件的截面圖。

圖29示出了根據一些實施例的用于形成具有深分區電容器的封裝件的工藝流程。