[發(fā)明專利]封裝件及其形成方法在審
| 申請(qǐng)?zhí)枺?/td> | 202210091693.4 | 申請(qǐng)日: | 2022-01-26 |
| 公開(kāi)(公告)號(hào): | CN114582836A | 公開(kāi)(公告)日: | 2022-06-03 |
| 發(fā)明(設(shè)計(jì))人: | 余振華;蔡仲豪;王垂堂;陳頡彥 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | H01L23/538 | 分類號(hào): | H01L23/538;H01L25/16;H01L25/18 |
| 代理公司: | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 封裝 及其 形成 方法 | ||
1.一種形成封裝件的方法,包括:
將電容器管芯接合至器件管芯,其中,所述器件管芯包括:
第一半導(dǎo)體襯底;
有源器件,位于所述第一半導(dǎo)體襯底的表面處;
多個(gè)低k介電層;
第一介電層,位于所述多個(gè)低k介電層中的頂部低k介電層上方并且與所述多個(gè)低k介電層中的所述頂部低k介電層接觸;和
第一多個(gè)接合焊盤,位于所述第一介電層中;
其中,所述電容器管芯包括:
第二介電層,接合至所述第一介電層;
第二多個(gè)接合焊盤,位于所述第二介電層中,其中,所述第二多個(gè)接合焊盤接合至所述第一多個(gè)接合焊盤;和
電容器,電耦接至所述第二多個(gè)接合焊盤;以及
在將所述電容器管芯接合至所述器件管芯之后,在所述電容器管芯上方形成含鋁焊盤,其中,所述含鋁焊盤電耦接至所述器件管芯;以及
在所述含鋁焊盤上方形成聚合物層。
2.根據(jù)權(quán)利要求1所述的方法,其中,所述器件管芯和所述電容器管芯中的每個(gè)中均不含聚合物層。
3.根據(jù)權(quán)利要求1所述的方法,其中,所述器件管芯和所述電容器管芯中的每個(gè)中均不含含鋁焊盤。
4.根據(jù)權(quán)利要求1所述的方法,其中,所述電容器管芯包括第二半導(dǎo)體襯底,并且所述電容器包括延伸至所述第二半導(dǎo)體襯底中的深溝槽電容器。
5.根據(jù)權(quán)利要求1所述的方法,還包括,在形成所述含鋁焊盤之前:
形成間隙填充區(qū)域以密封所述電容器管芯;以及
平坦化所述間隙填充區(qū)域和所述電容器管芯。
6.根據(jù)權(quán)利要求1所述的方法,還包括:
將支撐管芯接合至所述器件管芯;以及
拋光所述器件管芯以露出所述器件管芯中的貫通孔,其中,所述貫通孔延伸至所述第一半導(dǎo)體襯底中。
7.根據(jù)權(quán)利要求6所述的方法,其中,所述第一介電層和所述第一多個(gè)接合焊盤形成在拋光的器件管芯上。
8.根據(jù)權(quán)利要求6所述的方法,其中,所述支撐管芯和所述電容器管芯接合至所述器件管芯的相對(duì)側(cè)。
9.一種封裝件,包括:
器件管芯,所述器件管芯包括:
半導(dǎo)體襯底;
有源器件,位于所述半導(dǎo)體襯底的表面處;
多個(gè)低k介電層;
第一介電層,位于所述多個(gè)低k介電層中的頂部低k介電層上方并且與所述多個(gè)低k介電層中的所述頂部低k介電層接觸;和
第一多個(gè)接合焊盤,位于所述第一介電層中;
電容器管芯,所述電容器管芯包括:
第二介電層,接合至所述第一介電層;
第二多個(gè)接合焊盤,位于所述第二介電層中,其中,所述第二多個(gè)接合焊盤接合至所述第一多個(gè)接合焊盤;和
電容器,電耦接至所述第二多個(gè)接合焊盤;以及
含鋁焊盤,位于所述電容器管芯上方,其中,所述含鋁焊盤電耦接至所述器件管芯;以及
聚合物層,位于所述含鋁焊盤上方。
10.一種封裝件,包括:
器件管芯,所述器件管芯包括:
第一半導(dǎo)體襯底;
第一多個(gè)介電層;和
第一多個(gè)鑲嵌結(jié)構(gòu),位于所述第一多個(gè)介電層中;
電容器管芯,所述電容器管芯包括:
第二半導(dǎo)體襯底;
第二多個(gè)介電層;和
第二多個(gè)鑲嵌結(jié)構(gòu),位于所述第二多個(gè)介電層中,其中,所述第二多個(gè)鑲嵌結(jié)構(gòu)的底面與所述第二多個(gè)介電層中的相應(yīng)介電層的底面共面,其中,所述第二多個(gè)介電層中的底層接合至所述第一多個(gè)介電層中的頂層;
多個(gè)含鋁焊盤,位于所述電容器管芯上方,其中,所述多個(gè)含鋁焊盤電耦接至所述器件管芯;
聚合物層,包括覆蓋所述多個(gè)含鋁焊盤中的每個(gè)的邊緣部分的部分;以及
多個(gè)電連接件,位于所述多個(gè)含鋁焊盤上方并且電連接至所述多個(gè)含鋁焊盤。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210091693.4/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





