[發明專利]電子元件及其制造方法

在審

• 申請號: 202210085633.1
• 申請日: 2022-01-25
• 公開（公告）號: CN114551260A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 徐尚;王仕宇;翁肇鴻;蔡俊弘;葉冠麟;王令驊
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/52;H01L23/485
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了一種電子元件及其制造方法。該制造方法包括：提供具有多個凹槽的載體；將多個晶圓分別設置于多個凹槽內；在多個晶圓上同時形成重布線層。本發明的上述技術方案，能夠同時在多個晶圓上形成重布線層并且翹曲較小。

技術領域

本發明涉及半導體器件技術領域，具體地，涉及一種電子元件及其制造方法。

背景技術

在電子元件現有的扇入(fan-in)制程中，主要在晶圓級(wafer level)制程階段將扇入重布線層(RDL)分別形成在單個管芯(Die)上，之后再進行單顆化作業。

參考圖1a所示，為了提高制程效益，若將多個晶圓20設置在載體10上，之后以實現大面積方式同時在多個晶圓20上形成扇入重布線層，則由于晶圓20的表面與載體10的表面之間具有高低差，而無法進行濺射(sputter)制程形成重布線層。

參考圖1b所示，若例如采用環氧樹脂(Epoxy)材料對多個晶圓120進行模制(Molding)制程而形成模制件30；參考圖1c所示，然后去除載體10并平坦化模制件30露出晶圓的I/O以形成重布線層，則會因為對模制件30進行熱固制程以及熱固后的收縮，而導致由模制件30和多個晶圓120組成的結構產生較大翹曲。例如，產生的翹曲會達到15mm以上。

發明內容

針對相關技術中存在的問題，本發明的目的在于提供一種電子元件及其制造方法，以同時在多個晶圓上形成重布線層并且翹曲較小。

本發明提供了一種電子元件的制造方法，包括：提供具有多個凹槽的載體；將多個晶圓分別設置于多個凹槽內；在多個晶圓上同時形成重布線層。

在一些實施例中，提供具有多個凹槽的載體包括：形成的凹槽的高度與晶圓的高度相同。

在一些實施例中，載體的多個凹槽為陣列排列。

在一些實施例中，多個凹槽之間的間距相同。

在一些實施例中，載體的用于限定凹槽的槽壁與凹槽內的晶圓的側壁之間具有間隔。

在一些實施例中，形成重布線層包括：在載體的上表面形成晶種層，并且晶種層覆蓋載體的上表面以及晶圓的上表面。

在一些實施例中，在形成晶種層之前還包括：形成覆蓋載體的上表面以及晶圓的上表面的介電層。

在一些實施例中，凹槽的槽壁與晶圓的側壁之間具有間隔，其中，形成介電層包括：在間隔上形成介電層。

在一些實施例中，通過壓合制程在載體的上表面以及晶圓的上表面上形成介電層。

在一些實施例中，在將多個晶圓分別設置于多個凹槽內之后，載體的上表面與晶圓的上表面齊平。

本發明的實施例另一方面提供一種電子元件，該電子元件包括：載體；多個晶圓，內埋于載體內，多個晶圓的上表面由載體的上表面暴露，并且晶圓的上表面與載體的上表面齊平。

在一些實施例中，晶圓的側壁由載體圍繞，并且晶圓的側壁與載體之間具有間隔。

在一些實施例中，電子元件還包括介電材料，介電材料填充在間隔中。

在一些實施例中，載體具有小于7mm的翹曲。

在一些實施例中，電子元件還包括重布線層，重布線層覆蓋載體的上表面以及晶圓的上表面。

在一些實施例中，重布線層包括介電層，介電層覆蓋載體的上表面以及晶圓的上表面，并且介電層填充在晶圓的側壁與載體之間的間隔內。

在一些實施例中，重布線層是扇入(fan-in)重布線層。

在一些實施例中，載體具有相對于載體的上表面凹進的凹槽，其中，每個晶圓是被容納于相應的每個凹槽內，凹槽的高度與晶圓的高度相同。