[發明專利]電子元件及其制造方法

在審

• 申請號: 202210085633.1
• 申請日: 2022-01-25
• 公開（公告）號: CN114551260A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 徐尚;王仕宇;翁肇鴻;蔡俊弘;葉冠麟;王令驊
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/52;H01L23/485
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種電子元件的制造方法，其特征在于，包括：

提供具有多個凹槽的載體；

將多個晶圓分別設置于所述多個凹槽內；

在所述多個晶圓上同時形成重布線層。

2.根據權利要求1所述的電子元件的制造方法，其特征在于，提供具有多個凹槽的載體，包括：

形成的所述凹槽的高度與所述晶圓的高度相同。

3.根據權利要求1所述的電子元件的制造方法，其特征在于，

所述載體的所述多個凹槽為陣列排列。

4.根據權利要求1所述的電子元件的制造方法，其特征在于，

所述多個凹槽之間的間距相同。

5.根據權利要求1所述的電子元件的制造方法，其特征在于，

所述載體的用于限定所述凹槽的槽壁與所述凹槽內的所述晶圓的側壁之間具有間隔。

6.根據權利要求1所述的電子元件的制造方法，其特征在于，形成所述重布線層包括：

在所述載體的上表面形成晶種層，并且所述晶種層覆蓋所述載體的上表面以及所述晶圓的上表面。

7.根據權利要求6所述的電子元件的制造方法，其特征在于，在形成所述晶種層之前，還包括：

形成覆蓋所述載體的上表面以及所述晶圓的上表面的介電層。

8.根據權利要求7所述的電子元件的制造方法，其特征在于，所述凹槽的槽壁與所述晶圓的側壁之間具有間隔，其中，形成所述介電層包括：

在所述間隔上形成所述介電層。

9.根據權利要求7所述的電子元件的制造方法，其特征在于，

通過壓合制程在所述載體的上表面以及所述晶圓的上表面上形成所述介電層。

10.根據權利要求1所述的電子元件的制造方法，其特征在于，在將多個晶圓分別設置于所述多個凹槽內之后，

所述載體的上表面與所述晶圓的上表面齊平。

11.一種電子元件，其特征在于，包括：

載體；

多個晶圓，內埋于所述載體內，所述多個晶圓的上表面由所述載體的上表面暴露，并且所述晶圓的所述上表面與所述載體的所述上表面齊平。

12.根據權利要求11所述的電子元件，其特征在于，

所述晶圓的側壁由所述載體圍繞，并且所述晶圓的所述側壁與所述載體之間具有間隔。

13.根據權利要求12所述的電子元件，其特征在于，還包括：

介電材料，所述介電材料填充在所述間隔中。

14.根據權利要求11所述的電子元件，其特征在于，所述載體具有小于7mm的翹曲。

15.根據權利要求11所述的電子元件，其特征在于，還包括：

重布線層，所述重布線層覆蓋所述載體的上表面以及所述晶圓的上表面。

16.根據權利要求15所述的電子元件，其特征在于，所述重布線層包括：

介電層，所述介電層覆蓋所述載體的上表面以及所述晶圓的上表面，并且所述介電層填充在所述晶圓的側壁與所述載體之間的間隔內。

17.根據權利要求15所述的電子元件，其特征在于，

所述重布線層是扇入(fan-in)重布線層。

18.根據權利要求17所述的電子元件，其特征在于，

所述載體具有相對于所述載體的所述上表面凹進的凹槽，其中，每個所述晶圓是被容納于相應的每個所述凹槽內，所述凹槽的高度與所述晶圓的高度相同。