[發明專利]集成電路、可折疊封裝結構及其形成方法

有效

• 申請號: 202210068986.0
• 申請日: 2022-01-21
• 公開（公告）號: CN114093773B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 張琳;王訓朋;李華文
• 申請（專利權）人: 威海艾迪科電子科技股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/56;H01L23/31;H01L23/498;B82Y30/00;B82Y40/00
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 潘時偉

本發明涉及集成電路、可折疊封裝結構及其形成方法，涉及半導體封裝領域。通過形成層疊的第一柔性封裝層和第二柔性封裝層，進而在第一柔性封裝層和第二柔性封裝層之間間隔設置第一、第二、第三半導體芯片，第一半導體芯片與第二半導體芯片之間只有一個第一彎折區，第二半導體芯片與所述多個第三半導體芯片之間只有一個第二彎折區，使得該封裝結構具有良好的彎折性能。

技術領域

本發明涉及半導體封裝領域，特別是涉及集成電路、可折疊封裝結構及其形成方法。

背景技術

集成電路（IC）是一種微型電子器件或部件。采用光刻、外延、擴散、物理氣相沉積、化學氣相沉積、引線鍵合、倒裝等合適的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。當今半導體工業大多數應用的是基于硅的集成電路。而為了進一步提集成電路的集成度，進而需要改變封裝工藝，以形成新型的可折疊封裝結構，進而可以利用該可折疊封裝結構形成新型的集成電路。

發明內容

本發明的目的是克服上述現有技術的不足，提供一種集成電路、可折疊封裝結構及其形成方法。

為實現上述目的，本發明采用的技術方案是：

一種可折疊封裝結構的形成方法，包括以下步驟：

步驟1：提供一載體襯底，在所述載體襯底上形成第一柔性封裝層。

步驟2：在所述第一柔性封裝層的兩側面分別形成多個第一溝槽。

步驟3：利用圖案化掩膜版在所述第一柔性封裝層上旋涂金屬納米線懸浮液體和黑磷納米片溶液以形成柔性復合導電線路層，所述柔性復合導電線路層填滿多個所述第一溝槽。

步驟4：在所述第一柔性封裝層上安裝多個第一半導體芯片、多個第二半導體芯片以及多個第三半導體芯片，所述多個第一半導體芯片與所述多個第二半導體芯片之間只有一個第一彎折區，所述多個第二半導體芯片與所述多個第三半導體芯片之間只有一個第二彎折區。

步驟5：在所述第一柔性封裝層上形成第二柔性封裝層，所述第二柔性封裝層包裹所述多個第一半導體芯片、所述多個第二半導體芯片和所述多個第三半導體芯片。

步驟6：對所述第二柔性封裝層的一端進行開孔處理以形成多個第一開孔，多個所述第一開孔均露出所述柔性復合導電線路層，在多個所述第一開孔中沉積導電材料以形成多個第一導電通孔。

步驟7：在所述第二柔性封裝層上旋涂金屬納米線懸浮液體和黑磷納米片溶液以形成第一柔性電極層，所述第一柔性電極層通過多個所述第一導電通孔與所述柔性復合導電線路層電連接，在所述第一柔性電極層上形成超薄絕緣介質層，所述超薄絕緣介質層厚度為5-9納米。

步驟8：在所述第二柔性封裝層的另一端進行開孔處理以形成多個第二開孔，多個所述第二開孔均露出所述柔性復合導電線路層，在多個所述第二開孔中沉積導電材料以形成多個第二導電通孔。

步驟9：在所述超薄絕緣介質層上旋涂金屬納米線懸浮液體和黑磷納米片溶液以形成第二柔性電極層，所述第二柔性電極層通過多個所述第二導電通孔與所述柔性復合導電線路層電連接，所述第一柔性電極層、所述超薄絕緣介質層和所述第二柔性電極層組成柔性電容元件，去除所述載體襯底以得到所述可折疊封裝結構。

在更優選的技術方案中，通過激光或機械刀具對所述第一柔性封裝層進行切割處理以形成多個所述第一溝槽，所述第一溝槽的深度與所述第一柔性封裝層的厚度的比值范圍為0.2-0.5。