[發(fā)明專利]一種多路CPU的通道同步控制方法及裝置

在審

• 申請?zhí)枺?/td>: 202210068178.4
• 申請日: 2022-01-20
• 公開（公告）號: CN114546905A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設(shè)計）人: 董建;張弦;李潮杰;梁志偉;張帆;楊東
• 申請（專利權(quán)）人: 廣州廣電五舟科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F15/163;G06K9/62
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郭浩輝

本發(fā)明公開了一種多路CPU的通道同步控制方法、裝置、電子設(shè)備及計算機可讀存儲介質(zhì)，所述方法包括：通過同步訓(xùn)練控制器觸發(fā)主級處理器和每個從級處理器進行同步訓(xùn)練，當(dāng)主級處理器或任意一個從級處理器訓(xùn)練失敗后，可以通過逐級遞減的方式調(diào)整訓(xùn)練的位寬，讓主級處理器和每個從級處理器重新進行同步訓(xùn)練，直到訓(xùn)練成功或位寬無法調(diào)整。本發(fā)明通過逐級調(diào)整位寬的方式進行重復(fù)訓(xùn)練，可以有限度地限制同步訓(xùn)練的次數(shù)，進而以避免重復(fù)不間斷地進行全位寬同步訓(xùn)練，可以有效降低訓(xùn)練的耗時，并提高訓(xùn)練效率；而且本發(fā)明通過調(diào)整位寬重新進行同步訓(xùn)練，也可以避免因隨機通信誤碼導(dǎo)致錯失全位寬同步成功的結(jié)果，進一步提高訓(xùn)練的成功率。

技術(shù)領(lǐng)域

本發(fā)明涉及CPU的同步控制技術(shù)領(lǐng)域，尤其涉及一種多路CPU的通道同步控制方法及裝置。

背景技術(shù)

隨著計算機應(yīng)用技術(shù)的不斷發(fā)展，單個處理器(CPU)的計算能力和處理速度逐漸難以滿足日益增長的高密集度計算和海量數(shù)據(jù)處理需求。為了滿足海量數(shù)據(jù)的處理需求，多服務(wù)器、多主機、多路多核CPU的集群應(yīng)用是其中一項重要的技術(shù)。通過多路多核CPU相互間的協(xié)同處理計算、數(shù)據(jù)存取、控制通信等操作，可以提高計算機的計算能力。

在多路多核CPU工作前，需要為其建立穩(wěn)定可靠的同步機制，以實現(xiàn)架構(gòu)內(nèi)各子系統(tǒng)之間的高效協(xié)同，而同步機制需要在多路多核CPU在進行協(xié)同互聯(lián)之前確認(rèn)建立。目前常用的多路多核CPU同步控制方法是使用基于同步訓(xùn)練控制與互聯(lián)通道，由參與協(xié)同互聯(lián)的多路多核CPU通過專用互聯(lián)數(shù)據(jù)通道傳輸互聯(lián)指令和數(shù)據(jù)，在建立協(xié)同互聯(lián)之前，主CPU和各級從CPU各自向同步訓(xùn)練控制器發(fā)送異步的同步訓(xùn)練脈沖信號，觸發(fā)同步訓(xùn)練控制器對主CPU以及各級從CPU的異步的同步訓(xùn)練脈沖信號進行邏輯關(guān)系判斷。當(dāng)主CPU和各級從CPU的同步訓(xùn)練脈沖滿足預(yù)定的邏輯運算結(jié)果時，同步訓(xùn)練控制器將同步計數(shù)器起始信號同時發(fā)送到主CPU和各級從CPU的同步計數(shù)器接收端。若所有的互聯(lián)通道能夠全部訓(xùn)練成功，主CPU或者從CPU接收到同步計數(shù)器起始信號之后即向同步控制器返回同步成功的結(jié)果，當(dāng)所有協(xié)同同步的CPU均返回了同步成功的信號，則同步控制器判定同步建立完成，已同步完成的CPU之間使用專用互聯(lián)數(shù)據(jù)通道進行通信。若同步控制器沒有接收到所有的CPU都返回了同步成功的結(jié)果，則同步控制器在設(shè)定的超時時間內(nèi)等待接收所有的CPU返回同步成功的結(jié)果，當(dāng)超過了設(shè)定的超時時間仍收不到所有的CPU返回同步成功結(jié)果，則通知主CPU和各級從CPU重新開始同步訓(xùn)練的過程。

但目前常用的同步控制方法有如下技術(shù)問題：一旦任意一條互聯(lián)數(shù)據(jù)通道出現(xiàn)通道位寬阻塞或者高誤碼率時，會導(dǎo)致當(dāng)次同步訓(xùn)練沒有成功建立，從而需要讓所有互聯(lián)通道的再一次進行同步，增加了處理時長，降低了處理效率；而重新開始的同步訓(xùn)練中，當(dāng)需要協(xié)同互聯(lián)的CPU系統(tǒng)數(shù)量較多時，互聯(lián)數(shù)據(jù)通道的數(shù)量也較多，出現(xiàn)通道位寬阻塞或者誤碼率的幾率也越高，進而提高了反復(fù)訓(xùn)練的概率，進一步降低處理時長，甚至在極端情況下，主CPU和各級從CPU一直處于反復(fù)訓(xùn)練的過程中，導(dǎo)致各個CPU無法完成所有互聯(lián)數(shù)據(jù)通道同步。

發(fā)明內(nèi)容

本發(fā)明提出一種多路CPU的通道同步控制方法及裝置，所述方法可以在同步控制器控制主CPU和各級從CPU進行同步訓(xùn)練，且有任意一個CPU訓(xùn)練不成功時，逐級降低主CPU的互聯(lián)通道位寬并控制主CPU和各級從CPU重新開始同步訓(xùn)練，從而可以避免因互聯(lián)通道位寬阻塞或高誤碼率而導(dǎo)致重復(fù)執(zhí)行同步訓(xùn)練的問題，進而可以降低訓(xùn)練耗時，提供訓(xùn)練控制的處理效率。

本發(fā)明實施例的第一方面提供了一種多路CPU的通道同步控制方法，所述方法涉及同步訓(xùn)練控制器，以及分別與所述同步訓(xùn)練控制器通信的主級處理器和若干個從級處理器，所述方法包括：

通過所述同步訓(xùn)練控制器分別向所述主級處理器和每個所述從級處理器發(fā)送第一同步信號，使每個所述從級處理器采用所述第一同步信號對自身的互聯(lián)通道進行同步訓(xùn)練，以及使所述主級處理器采用所述第一同步信號，按照第一位寬對自身的互聯(lián)通道進行同步訓(xùn)練，其中，所述第一位寬為所述主級處理器的互聯(lián)通道的當(dāng)前位寬；