[發明專利]一種多路CPU的通道同步控制方法及裝置

在審

• 申請號: 202210068178.4
• 申請日: 2022-01-20
• 公開（公告）號: CN114546905A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 董建;張弦;李潮杰;梁志偉;張帆;楊東
• 申請（專利權）人: 廣州廣電五舟科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F15/163;G06K9/62
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郭浩輝

1.一種多路CPU的通道同步控制方法，其特征在于，所述方法涉及同步訓練控制器，以及分別與所述同步訓練控制器通信的主級處理器和若干個從級處理器，所述方法包括：

通過所述同步訓練控制器分別向所述主級處理器和每個所述從級處理器發送第一同步信號，使每個所述從級處理器采用所述第一同步信號對自身的互聯通道進行同步訓練，以及使所述主級處理器采用所述第一同步信號，按照第一位寬對自身的互聯通道進行同步訓練，其中，所述第一位寬為所述主級處理器的互聯通道的當前位寬；

若所述主級處理器的互聯通道的同步訓練不成功或任意一條所述從級處理器的互聯通道的同步訓練不成功時，將所述第一位寬逐級遞減至第二位寬，并重復執行控制所述同步訓練控制器分別向所述主級處理器和每個所述從級處理器發送第二同步信號，以觸發所述主級處理器采用所述第二同步信號，按照所述第二位寬對自身的互聯通道進行同步訓練，以及觸發每個所述從級處理器采用所述第二同步信號對自身的互聯通道進行同步訓練，直到所述主級處理器的互聯通道的同步訓練成功且每條所述從級處理器的互聯通道的同步訓練成功。

2.根據權利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述將所述第一位寬逐級遞減至第二位寬的步驟前，所述方法還包括：

觸發所述主級處理器采用所述第一同步信號，重新按照第一位寬對自身的互聯通道進行同步訓練，以及，觸發每個所述從級處理器采用所述第一同步信號對自身的互聯通道進行同步訓練。

3.根據權利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述通過所述同步訓練控制器分別向所述主級處理器和每個所述從級處理器發送第一同步信號的步驟前，所述方法還包括：

控制所述主級處理器向所述同步訓練控制器發送同步觸發信號；

觸發所述同步訓練控制器采用所述同步觸發信號進行邏輯運算；

當所述邏輯運算的運算結果為同步運算時，生成第一同步信號。

4.根據權利要求3所述的多路CPU的通道同步控制方法，其特征在于，所述邏輯運算的計算方式具體為：

分別獲取每個所述從級處理器輸出的邏輯數值；

若每個所述從級處理器輸出的邏輯數值均相同時，以所述從級處理器輸出的邏輯數值為從級運算數值，否則，則獲取歷史邏輯數值為從級運算數值，其中，所述歷史邏輯數值在先一次每個所述從級處理器輸出的邏輯數值均相同時的邏輯數值；

采用所述從級運算數值與所述同步觸發信號進行同或運算，得到運算數值；

當所述運算數值與預設數值相同，且所述運算數值在預設的時長內保持不變，則所述邏輯運算的運算結果為同步運算；

否則，則所述邏輯運算的運算結果為不同步運算。

5.根據權利要求1所述的多路CPU的通道同步控制方法，其特征在于，所述預設的時長具體為：所述從級處理器采用所述第一同步信號對自身的互聯通道進行同步訓練的時長，或者，所述主級處理器采用所述第一同步信號，按照所述第二位寬對自身的互聯通道進行同步訓練的時長。

6.根據權利要求1所述的多路CPU的通道同步控制方法，其特征在于，所述將所述第一位寬逐級遞減至第二位寬，包括：

判斷所述第一位寬的位寬數值是否為偶數；

若所述第一位寬的位寬數值是偶數，則以所述第一位寬的位寬數值的一半所對應的位寬為第二位寬。

7.根據權利要求6所述的多路CPU的通道同步控制方法，其特征在于，所述方法還包括：

若所述第一位寬的位寬數值不是偶數，則觸發所述同步訓練控制器向所述主級處理器發送失步告警信號。