[發明專利]半導體器件及其形成方法

在審

• 申請號: 202210064450.1
• 申請日: 2022-01-20
• 公開（公告）號: CN114975250A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 林立峰;柯忠廷;謝宛蓁;黃泰鈞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

在襯底上方形成溝道結構；

形成在平行于所述溝道結構的方向上延伸的第一隔離結構；

在所述溝道結構和所述第一隔離結構上方形成偽柵極結構；

在所述偽柵極結構上方沉積硬掩模層；

蝕刻所述硬掩模層以在所述第一隔離結構上方形成穿過所述硬掩模層的第一開口；

在所述硬掩模層上方、在所述第一開口中以及在所述偽柵極結構上方共形沉積第一介電層；

蝕刻所述第一介電層以延伸所述第一開口并且暴露所述偽柵極結構；以及

蝕刻所述偽柵極結構以延伸所述第一開口并且暴露所述第一隔離結構。

2.根據權利要求1所述的方法，其中，形成所述第一隔離結構包括：

在所述襯底上方形成第一偽結構；

形成鄰近所述溝道結構和所述第一偽結構的隔離區域；

蝕刻所述第一偽結構以在所述隔離區域中形成第二開口；以及

在所述第二開口中形成所述第一隔離結構。

3.根據權利要求1所述的方法，其中，所述偽柵極結構包括多晶硅，并且其中，所述第一介電層包括氮化硅。

4.根據權利要求1所述的方法，還包括：在蝕刻所述偽柵極結構之后，在所述第一開口中沉積柵極隔離結構。

5.根據權利要求4所述的方法，還包括：使用平坦化工藝去除所述硬掩模層和所述第一介電層。

6.根據權利要求5所述的方法，還包括：

去除所述偽柵極結構以形成第二開口；以及

在所述第二開口中形成替換柵極結構，所述替換柵極結構接觸所述第一隔離結構和所述柵極隔離結構。

7.一種形成半導體器件的方法，包括：

在半導體襯底上方形成柵極結構；

在所述柵極結構上方沉積硬掩模；

蝕刻所述硬掩模以形成暴露所述柵極結構的第一開口；

在所述第一開口中沉積第一介電層；

蝕刻所述第一介電層以形成第一間隔件并且暴露所述柵極結構；以及

蝕刻所述柵極結構以暴露設置在所述柵極結構和所述半導體襯底之間的介電鰭。

8.根據權利要求7所述的方法，其中，所述柵極結構包括多晶硅，并且其中，所述第一介電層包括氮化硅。

9.根據權利要求7所述的方法，其中，所述柵極結構包括多晶硅，其中，所述第一介電層包括硅，并且其中，用于蝕刻所述第一介電層的蝕刻劑與用于蝕刻所述柵極結構的蝕刻劑相同。

10.一種形成半導體器件的方法，包括：

在偽柵極結構上方形成硬掩模；

蝕刻延伸穿過所述硬掩模并且部分穿過所述偽柵極結構的第一開口；

在所述硬掩模和所述偽柵極結構上方以及所述第一開口中共形沉積第一介電層；

同時蝕刻穿過所述第一介電層和所述偽柵極結構以延伸所述第一開口；以及

在所述第一開口中形成柵極隔離結構。