[發明專利]一種調試方法、裝置、設備及計算機可讀存儲介質

在審

• 申請號: 202210062972.8
• 申請日: 2022-01-21
• 公開（公告）號: CN114428701A
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 馬得堯;王大中;沈欣舞;崔健;余洪斌
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 魯梅

本發明公開了一種調試方法，本申請中可以預先硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器，接下來便可以通過輔助控制器控制待測SoC芯片的UART接口進行初始化配置，進而可以通過輔助控制器向待測SoC芯片的UART接口傳輸測試數據，并接收待測SoC芯片反饋的輸出數據，由于本申請進行UART調試的主體僅包含硬件加速仿真平臺以及測試終端，結構較為簡單，成本較低。本發明還公開了一種調試裝置、設備及計算機可讀存儲介質，具有如上調試方法相同的有益效果。

技術領域

本發明涉及芯片測試領域，特別是涉及一種調試方法，本發明還涉及一種調試裝置、設備及計算機可讀存儲介質。

背景技術

隨著芯片復雜度的提高，驗證測試變得越來越重要，對芯片性能等的改進和提升不僅在設計流程中產生，也在芯片調試和驗證流程中不斷進行迭代；UART(UniversalAsynchronous Receiver/Transmitter，通用異步收發傳輸器)調試在SoC(System onChip，片上系統)芯片設計及驗證中具有重要意義，尤其復雜SoC的軟硬件聯合調試中，通常作為調試信息的收發接口，其配置簡單，穩定性高，可以很好的滿足字符串信息的傳輸任務，然而現有技術中缺少一種成熟的調試方法，導致調試系統的架構較為復雜，成本較高。

因此，如何提供一種解決上述技術問題的方案是本領域技術人員目前需要解決的問題。

發明內容

本發明的目的是提供一種調試方法，由于本申請進行UART調試的主體僅包含硬件加速仿真平臺以及測試終端，結構較為簡單，成本較低；本發明的另一目的是提供一種調試裝置、設備及計算機可讀存儲介質，由于本申請進行UART調試的主體僅包含硬件加速仿真平臺以及測試終端，結構較為簡單，成本較低。

為解決上述技術問題，本發明提供了一種調試方法，包括：

預先在硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器；

響應于測試開始命令，控制所述硬件加速仿真平臺中的所述待測SoC芯片啟動；

通過所述輔助控制器控制所述待測SoC芯片的通用異步收發傳輸器UART接口進行初始化配置；

通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據，以便完成測試。

優選地，所述預先在硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器具體為：

預先將包含輔助控制器程序以及與待測SoC芯片的待測設計DUT在內的仿真頂層文件加載到硬件加速仿真平臺；

預先調用所述硬件加速仿真平臺的自動化測試工具UTF腳本，將所述仿真頂層文件轉換為適配于所述硬件加速仿真平臺的數據并構成數據庫；

預先將所述待測SoC芯片的啟動文件加載到所述硬件加速仿真平臺的所述待測SoC芯片中，以便所述待測SoC芯片被啟動。

優選地，所述通過所述輔助控制器控制所述待測SoC芯片的UART接口進行初始化配置具體為：

運行預先構建的包含參數配置程序以及軟件測試程序在內的動態鏈接庫，以便通過所述輔助控制器控制所述待測SoC芯片的UART接口進行初始化配置并通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據。

優選地，所述輔助控制器為事務級處理器。

優選地，所述通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據之后，該調試方法還包括：

控制提示器提示所述輸出數據。

優選地，所述控制提示器提示所述輸出數據具體為：