[發明專利]一種調試方法、裝置、設備及計算機可讀存儲介質在審
| 申請號： | 202210062972.8 | 申請日： | 2022-01-21 |
| 公開（公告）號： | CN114428701A | 公開（公告）日： | 2022-05-03 |
| 發明（設計）人： | 馬得堯;王大中;沈欣舞;崔健;余洪斌 | 申請（專利權）人： | 山東云海國創云計算裝備產業創新中心有限公司 |
| 主分類號： | G06F11/26 | 分類號： | G06F11/26 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 魯梅 |
| 地址： | 250001 山東省濟南市自由貿易試驗*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 調試 方法 裝置 設備 計算機 可讀 存儲 介質 | ||
1.一種調試方法，其特征在于，包括：
預先在硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器；
響應于測試開始命令，控制所述硬件加速仿真平臺中的所述待測SoC芯片啟動；
通過所述輔助控制器控制所述待測SoC芯片的通用異步收發傳輸器UART接口進行初始化配置；
通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據，以便完成測試。
2.根據權利要求1所述的調試方法，其特征在于，所述預先在硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器具體為：
預先將包含輔助控制器程序以及與待測SoC芯片的待測設計DUT在內的仿真頂層文件加載到硬件加速仿真平臺；
預先調用所述硬件加速仿真平臺的自動化測試工具UTF腳本，將所述仿真頂層文件轉換為適配于所述硬件加速仿真平臺的數據并構成數據庫；
預先將所述待測SoC芯片的啟動文件加載到所述硬件加速仿真平臺的所述待測SoC芯片中，以便所述待測SoC芯片被啟動。
3.根據權利要求2所述的調試方法，其特征在于，所述通過所述輔助控制器控制所述待測SoC芯片的UART接口進行初始化配置具體為：
運行預先構建的包含參數配置程序以及軟件測試程序在內的動態鏈接庫，以便通過所述輔助控制器控制所述待測SoC芯片的UART接口進行初始化配置并通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據。
4.根據權利要求1所述的調試方法，其特征在于，所述輔助控制器為事務級處理器。
5.根據權利要求1所述的調試方法，其特征在于，所述通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據之后，該調試方法還包括：
控制提示器提示所述輸出數據。
6.根據權利要求5所述的調試方法，其特征在于，所述控制提示器提示所述輸出數據具體為：
控制打印機打印所述輸出數據。
7.根據權利要求1至6任一項所述的調試方法，其特征在于，所述通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據之后，該調試方法還包括：
判斷在預設時長內是否接收到所述輸出數據；
若否，則控制報警器報警。
8.一種調試裝置，其特征在于，包括：
預生成模塊，用于預先在硬件加速仿真平臺中仿真生成待測SoC芯片以及輔助控制器；
控制模塊，用于響應于測試開始命令，控制所述硬件加速仿真平臺中的所述待測SoC芯片啟動；
初始化配置模塊，用于通過所述輔助控制器控制所述待測SoC芯片的UART接口進行初始化配置；
測試模塊，用于通過所述輔助控制器向所述待測SoC芯片的UART接口傳輸測試數據，并接收所述待測SoC芯片通過所述UART接口反饋的輸出數據，以便完成測試。
9.一種調試設備，其特征在于，包括：
存儲器，用于存儲計算機程序；
處理器，用于執行所述計算機程序時實現如權利要求1至7任一項所述調試方法的步驟。
10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質上存儲有計算機程序，所述計算機程序被處理器執行時實現如權利要求1至7任一項所述調試方法的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于山東云海國創云計算裝備產業創新中心有限公司，未經山東云海國創云計算裝備產業創新中心有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210062972.8/1.html，轉載請聲明來源鉆瓜專利網。
