[發(fā)明專利]一種低漏電單比特存內(nèi)計(jì)算單元及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202210062923.4
• 申請(qǐng)日: 2022-01-20
• 公開（公告）號(hào): CN114093400B
• 公開（公告）日: 2022-08-26
• 發(fā)明（設(shè)計(jì)）人: 喬樹山;曹景楠;尚德龍;周玉梅
• 申請(qǐng)（專利權(quán)）人: 中科南京智能技術(shù)研究院
• 主分類號(hào): G11C11/41
• 分類號(hào): G11C11/41;G11C11/413
• 代理公司: 北京高沃律師事務(wù)所 11569
• 代理人: 杜陽陽

本發(fā)明涉及一種低漏電單比特存內(nèi)計(jì)算單元，包括：6T?SRAM存儲(chǔ)單元、開關(guān)管P3、開關(guān)管P4、開關(guān)管P5、開關(guān)管P6、開關(guān)管P7和開關(guān)管P8；存儲(chǔ)單元分別控制P3和P6，P3通過P4輸出結(jié)果，P6通過P7輸出結(jié)果，P5與P4連接，P8與P7連接。本發(fā)明通過設(shè)置晶體管P5和晶體管P8，進(jìn)而減少漏電的問題。另外，本發(fā)明通過晶體管P3和晶體管P6的柵極隔絕了存儲(chǔ)單元與外部的噪音，使存儲(chǔ)單元進(jìn)行數(shù)據(jù)存儲(chǔ)時(shí)數(shù)據(jù)能夠穩(wěn)定地保存，消除讀干擾寫的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及存內(nèi)計(jì)算技術(shù)領(lǐng)域，特別是涉及一種低漏電單比特存內(nèi)計(jì)算單元及裝置。

背景技術(shù)

在現(xiàn)有的10T SRAM存內(nèi)計(jì)算單元中，輸入信息采用了NMOS作為傳輸管，因?yàn)镹MOS的源端接地，這樣會(huì)產(chǎn)生較大的漏電；在傳統(tǒng)10T SRAM陣列中，進(jìn)行讀取操作時(shí)，使能信號(hào)通過控制字線的電位進(jìn)而在位線上讀出數(shù)據(jù)，通過預(yù)充電電壓放電與否讀出“0”或“1”。這樣做會(huì)產(chǎn)生一個(gè)問題：由于同一列共用一條位線，當(dāng)選中SRAM進(jìn)行讀操作時(shí)，最壞情況下其他單元的漏電會(huì)影響選中單元的數(shù)據(jù)，從而導(dǎo)致內(nèi)部數(shù)據(jù)改變。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種低漏電單比特存內(nèi)計(jì)算單元及裝置，以實(shí)現(xiàn)降低漏電和消除讀干擾寫的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種低漏電單比特存內(nèi)計(jì)算單元，所述單元包括：

6T-SRAM存儲(chǔ)單元、開關(guān)管P3、開關(guān)管P4、開關(guān)管P5、開關(guān)管P6、開關(guān)管P7和開關(guān)管P8；

開關(guān)管P3的第一端與6T-SRAM存儲(chǔ)單元的Q點(diǎn)連接，開關(guān)管P3的第二端與電源連接，開關(guān)管P3的第三端與開關(guān)管P4的第二端連接，開關(guān)管P4的第一端用于輸入讀字線使能信號(hào)，開關(guān)管P4的第三端與開關(guān)管P5的第三端均用于輸出第一輸出信號(hào)，開關(guān)管P5的第二端用于輸入讀位線信號(hào)，開關(guān)管P5的第一端用于輸入預(yù)充電信號(hào)；

開關(guān)管P6的第一端與6T-SRAM存儲(chǔ)單元的QB點(diǎn)連接，開關(guān)管P6的第二端與電源連接，開關(guān)管P6的第三端與開關(guān)管P7的第二端連接，開關(guān)管P7的第一端用于輸入讀字線使能信號(hào)，開關(guān)管P7的第三端與開關(guān)管P8的第三端均用于輸出第二輸出信號(hào)，開關(guān)管P8的第二端用于輸入讀反位線信號(hào)，開關(guān)管P8的第一端用于輸入預(yù)充電信號(hào)；

開關(guān)管P3、開關(guān)管P4、開關(guān)管P5、開關(guān)管P6、開關(guān)管P7和開關(guān)管P8均為PMOS管。

可選地，所述6T-SRAM存儲(chǔ)單元包括：

開關(guān)管P1、開關(guān)管P2、開關(guān)管N1、開關(guān)管N2、開關(guān)管N3和開關(guān)管N4；

開關(guān)管P1的第二端和開關(guān)管P2的第二端均與電源連接，開關(guān)管P1的第一端、開關(guān)管N1的第一端、開關(guān)管P2的第三端和開關(guān)管N2的第三端均連接，將連接的點(diǎn)稱為QB點(diǎn)，開關(guān)管P2的第一端、開關(guān)管N2的第一端、開關(guān)管P1的第三端和開關(guān)管N1的第三端均連接，將連接的點(diǎn)稱為Q點(diǎn)，開關(guān)管N1的第二端和開關(guān)管N2的第二端均與地端連接，開關(guān)管N3的第一端和開關(guān)管N4的第一端均用于輸入寫字線使能信號(hào)，開關(guān)管N3的第三端與Q點(diǎn)連接，開關(guān)管N3的第二端用于輸入寫位線信號(hào)，開關(guān)管N4的第三端用于輸入寫反位線信號(hào)，開關(guān)管N4的第二端與QB點(diǎn)連接。

可選地，開關(guān)管P1和開關(guān)管P2均為PMOS管，開關(guān)管N1、開關(guān)管N2、開關(guān)管N3和開關(guān)管N4均為NMOS管。

可選地，各所述PMOS管的第一端為柵極，各所述PMOS管的第二端為源極，各所述PMOS管的第三端為漏極，各所述PMOS管的襯底均與電源連接。

本發(fā)明還提供一種低漏電單比特存內(nèi)計(jì)算裝置，所述裝置包括：至少一個(gè)上述的單比特存內(nèi)計(jì)算單元。

根據(jù)本發(fā)明提供的具體實(shí)施例，本發(fā)明公開了以下技術(shù)效果：