[發明專利]測試設備以及其使用方法

在審

• 申請號: 202210059814.7
• 申請日: 2022-01-19
• 公開（公告）號: CN115493482A
• 公開（公告）日: 2022-12-20
• 發明（設計）人: 陳建廷;黃政翰;王光華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G01B7/16
• 分類號: G01B7/16
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

本發明實施例是有關于一種測試設備以及其使用方法。一種用于半導體封裝件的測試設備包括電路板、多個測試圖案以及插座。所述電路板具有測試區域且包括分布在所述測試區域內的多個測試接觸件以及多個信號接觸件。所述多個測試圖案嵌入于所述電路板中并電連接至所述多個測試接觸件，其中所述多個測試圖案中的每一個包括第一導線以及第二導線，所述第二導線包括主體部以及連接到所述主體部的分支部，其中所述第一導線連接到所述主體部。所述插座位于所述電路板上且包括電連接至所述電路板的多個連接件，其中所述多個連接件經配置為從所述測試設備傳輸用于測試所述半導體封裝件的電信號。

技術領域

本發明實施例是有關于一種測試設備以及其使用方法。

背景技術

半導體裝置和集成電路(integrated circuit，IC)通常在單個半導體晶片上制造。晶片的管芯可在晶片層級(wafer level)上與其他半導體裝置或管芯一起被處理和封裝，且已經研發了晶片層級封裝的各種技術。用于制造半導體裝置和集成電路的半導體處理繼續朝著裝置密度增加、具有裝置尺寸不斷減小的有源裝置(主要是晶體管)數量增加的方向發展。隨著電子制品不斷小型化，溫度升高引起的翹曲成為封裝技術的重要課題。

發明內容

本發明實施例提供一種用于半導體封裝件的測試設備包括電路板、多個測試圖案以及插座。所述電路板具有測試區域且包括分布在所述測試區域內的多個測試接觸件以及多個信號接觸件。所述多個測試圖案嵌入于所述電路板中并電連接至所述多個測試接觸件，其中所述多個測試圖案中的每一個包括第一導線以及第二導線，所述第二導線包括主體部以及連接到所述主體部的分支部，其中所述第一導線連接到所述主體部。所述插座位于所述電路板上且包括電連接至所述電路板的多個連接件，其中所述多個連接件經配置為從所述測試設備傳輸用于測試所述半導體封裝件的電信號。

附圖說明

結合附圖閱讀以下詳細說明，能最好地理解本公開的各個方面。應注意，根據行業中的標準慣例，各種特征未按比例繪制。事實上，為使論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1是根據本公開一些實施例的使用測試設備的方法的流程圖。

圖2是根據本公開一些實施例的測試設備的示意性分解圖。

圖3是圖2中描繪的測試設備的示意性剖視圖。

圖4A是圖2中描繪的測試設備中包含的電路板結構的組件中的一部分的相對位置的示意性平面圖。

圖4B是圖4A中描繪的虛框X指示的組件的示意性立體圖。

圖5是根據本公開一些實施例的測試設備和半導體封裝件的總成(assembly)的示意性分解圖。

圖6是圖5中描繪的總成的示意性剖視圖。

圖7是圖5中描繪的總成中包含的測試設備的電路板結構的組件和半導體封裝件的導電端子的相對位置的示意性平面圖。

圖8至圖13分別是根據本公開一些實施例的總成中包含的電路板結構的測試溝道和測試點的各種配置的示意性放大俯視圖。

圖14A是根據一些實施例的總成的示例性等效電路圖。

圖14B是圖14A中描繪的總成中的一部分的放大圖。

圖15A是根據一些實施例的總成的示例性等效電路圖。

圖15B是圖15A中描繪的總成中的一部分的放大圖。

圖16A是根據一些實施例的總成的示例性等效電路圖。

圖16B是圖16A中描繪的總成中的一部分的放大圖。

圖17A和圖17B是根據一些實施例的使用總成的測試方法的示例性等效電路圖。

[符號的說明]