[發明專利]界面結構

在審

• 申請號: 202210058854.X
• 申請日: 2022-01-17
• 公開（公告）號: CN114530429A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 鄭凱方;楊光瑋;蔡承孝;張孝慷
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/373
• 分類號: H01L23/373;H01L21/768;H01L27/06
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;鄭特強

本公開提出一種界面結構。界面結構包括具有第一介電層的第一界面層，第一導電結構位于第一介電層中，與第一導熱層位于第一介電層上。界面結構還包括第二界面層位于第一界面層上。第二界面層與第一界面層相對于第一界面層與第二介電層之間的界面成鏡像。第二界面層包括第二導熱層位于第一導熱層上，第二介電層位于第二導熱層上，與第二導電結構位于第二介電層中。

技術領域

本發明實施例涉及界面結構，尤其涉及以導熱層改善晶片堆疊或裸片堆疊所用的熱管理能力。

背景技術

由于多種電子構件(如晶體管、二極管、電阻、電容器或類似物)的集成密度持續改善，半導體產業已經歷快速成長。機體密度的主要改良來自重復縮小最小結構尺寸，以將更多構件整合至給定面積中。

這些整合改良通常為二維，因為集成構件所占據的體積通常在基板如半導體晶片的表面上。雖然大幅改良光刻可顯著改善二維集成電路的形成方法，二維可達的密度仍有物理限制。這些限制之一為制造這些構件所需的最小尺寸。此外，當更多裝置置入芯片或裸片時，需要更復雜的設計。

為了進一步增加電路密度，已研發三維集成電路。在一般形成三維集成電路的工藝中，兩個芯片或基板可接合在一起。然而高溫會負面影響三維集成電路的效能與可信度。舉例來說，公知的金屬間介電層材料如氧化硅不符合基板堆疊所需的熱管理，因為其本質導熱性低。因此需解決上述問題。

發明內容

本公開的目的在于提出一種界面結構，以解決上述至少一個問題。

本公開的一實施例為界面結構。界面結構包括第一結構，包括：第一介電層；第一導電結構，位于第一介電層中；以及第一導熱層，位于第一介電層上。第一導電結構具有第一側壁。結構還包括第二結構，位于第一結構上。第二結構包括：第二導熱層，位于第一導熱層上；第二介電層，位于第二導熱層上；以及第二導電結構，位于第二介電層中。第二導電結構具有第二側壁位于第一側壁上，且第一側壁與第二側壁朝相反方向傾斜。

本公開的另一實施例為界面結構。界面結構包括第一結構，包括：第一導熱層；以及第一導電結構，位于第一導熱層中。第一導熱層包括碳化硅、氮化硅、碳氮化硅、氮化鋁、氧化鋁、氮化硼、鉆石、類鉆碳、石墨烯氧化物或石墨。結構還包括第二結構位于第一結構上。第一結構與第二結構相對于第一結構與第二結構之間的界面為實質上對稱。第二結構包括：第二導熱層，位于第一導熱層上；以及第二導電結構，位于第二導熱層中。

本公開的又一實施例為三維集成電路。三維集成電路包括第一裝置層；以及第一結構，位于第一裝置層上。第一結構包括：第一介電層；第一導電結構，位于第一介電層中；以及第一導熱層，位于第一介電層上。第一導熱層的導熱性大于第一介電層的導熱性。三維集成電路還包括第二結構位于第一結構上。第二結構包括：第二導熱層，位于第一導熱層的一部分與第一導電結構的一部分上；第二介電層，位于第二導熱層上；以及第二導電結構，位于第二介電層中。第二導電結構位于第一導電結構的一部分與第一導熱層的一部分上。三維集成電路還包括第二裝置層位于第二結構上。

附圖說明

圖1A為一些實施例中，制造半導體裝置結構的多種階段的透視圖。

圖1B為一些實施例中，制造半導體裝置結構的階段沿著圖1A的剖線A-A的側剖視圖。

圖2為一些實施例中，制造半導體裝置結構的階段的側剖視圖。

圖3A至圖3E為一些實施例中，制造半導體裝置結構的多種階段的側剖視圖。

圖4A至圖4D為其他實施例中，制造半導體裝置結構的多種階段的側剖視圖。

圖5A至圖5E為其他實施例中，制造半導體裝置結構的多種階段的側剖視圖。

圖6A至圖6E為其他實施例中，制造半導體裝置結構的多種階段的側剖視圖。