[發明專利]存儲器電路及其操作方法

在審

• 申請號: 202210058306.7
• 申請日: 2022-01-19
• 公開（公告）號: CN114927148A
• 公開（公告）日: 2022-08-19
• 發明（設計）人: 張君豪;李谷桓;周紹禹
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/06;G11C5/14
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種存儲器電路及其操作方法。存儲器電路包括非易失性存儲器單元、連接至非易失性存儲器單元并且被配置為生成第一輸出信號的感測放大器以及連接至感測放大器和非易失性存儲器單元的檢測電路。檢測電路被配置為鎖存第一輸出信號并中斷非易失性存儲器單元和感測放大器之間的電流路徑。

技術領域

本發明的實施例總體涉及電子電路領域，更具體地，涉及存儲器電路及其操作方法。

背景技術

半導體集成電路(IC)工業制造出各種各樣的數字器件來解決多個不同領域的問題。這些數字器件中的一些，諸如存儲器宏，被配置為存儲數據。隨著IC變得越來越小和越來越復雜，這些數字器件中的導線的電阻也會發生變化，從而影響這些數字器件的工作電壓和整體IC性能。

發明內容

根據本發明的一個方面，提供了一種存儲器電路，包括：非易失性存儲器單元；感測放大器，連接至所述非易失性存儲器單元，并且被配置為生成第一輸出信號；以及檢測電路，連接至所述感測放大器和所述非易失性存儲器單元，所述檢測電路被配置為鎖存所述第一輸出信號并且中斷所述非易失性存儲器單元和所述感測放大器之間的電流路徑。

根據本發明的另一個方面，提供了一種存儲器電路，包括：第一非易失性存儲器單元，被配置為存儲第一值；第二非易失性存儲器單元，被配置為存儲與所述第一值反相的第二值；第一感測放大器，連接至所述第一非易失性存儲器單元，并且被配置為生成第一輸出信號；第二感測放大器，連接至所述第二非易失性存儲器單元，并且被配置為生成第二輸出信號；以及鎖存器，連接至所述第一感測放大器和所述第二感測放大器，并且被配置為鎖存所述第一輸出信號和所述第二輸出信號。

根據本發明的又一個方面，提供了一種操作存儲器電路的方法，所述方法包括：將第一值存儲在第一存儲器單元中；響應于選擇信號而使選擇晶體管導通，所述選擇晶體管連接在所述第一存儲器單元和第一節點之間；向所述第一存儲器單元的第一字線施加第一電壓，從而使第一單元電流通過所述第一存儲器單元至少流至所述第一節點；通過比較器將所述第一節點的第二電壓與參考電壓進行比較，從而生成第一輸出信號；響應于所述第一輸出信號而啟用檢測電路；以及響應于所述檢測電路的啟用，中斷所述選擇晶體管與至少所述第一節點或第二節點之間的第一電流路徑。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據一些實施例的存儲器電路的電路圖。

圖2是根據一些實施例的存儲器電路的電路圖。

圖3是根據一些實施例的存儲器單元的電路圖。

圖4是根據一些實施例的電路的電路圖。

圖5是根據一些實施例的電路的電路圖。

圖6是根據一些實施例的電路的電路圖。

圖7A是根據一些實施例的電路的電路圖。

圖7B是根據一些實施例的圖7A的電路的部分的電路圖。

圖7C是根據一些實施例的圖7A的電路的部分的電路圖。

圖8是根據一些實施例的諸如圖7A-圖7C中的電路的電路的波形的時序圖。

圖9是根據一些實施例的電路的電路圖。

圖10是根據一些實施例的諸如圖9中的電路的電路的波形的時序圖。

圖11是根據一些實施例的電路的電路圖。

圖12是根據一些實施例的電路的電路圖。

圖13是根據一些實施例的電路的電路圖。