[發(fā)明專利]存儲(chǔ)器電路及其操作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210058306.7
• 申請(qǐng)日: 2022-01-19
• 公開（公告）號(hào): CN114927148A
• 公開（公告）日: 2022-08-19
• 發(fā)明（設(shè)計(jì)）人: 張君豪;李谷桓;周紹禹
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C7/12
• 分類號(hào): G11C7/12;G11C7/06;G11C5/14
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種存儲(chǔ)器電路，包括：

非易失性存儲(chǔ)器單元；

感測(cè)放大器，連接至所述非易失性存儲(chǔ)器單元，并且被配置為生成第一輸出信號(hào)；以及

檢測(cè)電路，連接至所述感測(cè)放大器和所述非易失性存儲(chǔ)器單元，所述檢測(cè)電路被配置為鎖存所述第一輸出信號(hào)并且中斷所述非易失性存儲(chǔ)器單元和所述感測(cè)放大器之間的電流路徑。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述非易失性存儲(chǔ)器單元包括：

第一晶體管，包括第一柵極、第一漏極和第一源極，其中，所述第一柵極連接至編程字線；以及

第二晶體管，包括第二柵極、第二漏極和第二源極，其中，所述第二柵極連接至讀取字線，所述第二漏極連接至所述第一源極，并且所述第二源極連接至所述感測(cè)放大器。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器電路，其中，所述感測(cè)放大器包括：

比較器，包括第一輸入端子、第二輸入端子和第一輸出端子，所述第一輸入端子通過第一節(jié)點(diǎn)連接至所述非易失性存儲(chǔ)器單元，并且被配置為接收第一電壓，所述第二輸入端子被配置為接收第二電壓，所述第一輸出端子被配置為輸出所述第一輸出信號(hào)。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器電路，其中，所述感測(cè)放大器還包括：

第一電流源，具有第一端和第二端，所述第一電流源的所述第一端連接至所述第一節(jié)點(diǎn)、所述比較器的第一輸入端子以及所述非易失性存儲(chǔ)器單元，并且所述第一電流源的所述第二端連接至第一電壓源。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器電路，其中，所述檢測(cè)電路包括：

第一反相器，包括：

所述第一反相器的第一輸入端子，連接至所述比較器的所述第一輸出端子并且被配置為接收所述第一輸出信號(hào)；和

所述第一反相器的第一輸出端子，被配置為生成反相的第一輸出信號(hào)；以及

第三晶體管，包括第三柵極、第三漏極和第三源極，其中，所述第三晶體管的所述第三柵極連接至所述第一反相器的所述第一輸出端子并且被配置為接收所述反相的第一輸出信號(hào)，所述第三晶體管的所述第三源極連接至與所述第一電壓源不同的第二電壓源，并且所述第三晶體管的所述第三漏極連接至所述第一節(jié)點(diǎn)、所述比較器的所述第一輸入端子、所述非易失性存儲(chǔ)器單元和所述第一電流源的所述第一端，

其中，所述第一輸出信號(hào)對(duì)應(yīng)于存儲(chǔ)在所述非易失性存儲(chǔ)器單元中的數(shù)據(jù)。

6.一種存儲(chǔ)器電路，包括：

第一非易失性存儲(chǔ)器單元，被配置為存儲(chǔ)第一值；

第二非易失性存儲(chǔ)器單元，被配置為存儲(chǔ)與所述第一值反相的第二值；

第一感測(cè)放大器，連接至所述第一非易失性存儲(chǔ)器單元，并且被配置為生成第一輸出信號(hào)；

第二感測(cè)放大器，連接至所述第二非易失性存儲(chǔ)器單元，并且被配置為生成第二輸出信號(hào)；以及

鎖存器，連接至所述第一感測(cè)放大器和所述第二感測(cè)放大器，并且被配置為鎖存所述第一輸出信號(hào)和所述第二輸出信號(hào)。

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器電路，其中，所述鎖存器包括：

第一NAND邏輯門，包括第一輸入端子、第二輸入端子和第一輸出端子，所述第一NAND邏輯門的所述第一輸入端子連接至所述第一感測(cè)放大器，并且被配置為接收所述第一輸出信號(hào)，并且所述第一NAND邏輯門的所述第一輸出端子被配置為輸出第一NAND輸出信號(hào)；以及

第二NAND邏輯門，包括第一輸入端子、第二輸入端子和第一輸出端子，所述第二NAND邏輯門的所述第一輸入端子連接至所述第一感測(cè)放大器，并且被配置為接收所述第二輸出信號(hào)，并且所述第二NAND邏輯門的所述第一輸出端子被配置為輸出第二NAND輸出信號(hào)，

其中，所述第一NAND邏輯門的所述第二輸入端子連接至所述第二NAND邏輯門的所述第一輸出端子，并且被配置為接收所述第二NAND輸出信號(hào)，并且

所述第二NAND邏輯門的所述第二輸入端子連接至所述第一NAND邏輯門的所述第一輸出端子，并且被配置為接收所述第一NAND輸出信號(hào)。