[發明專利]金屬層間通孔形成方法

在審

• 申請號: 202210057474.4
• 申請日: 2022-01-19
• 公開（公告）號: CN114496911A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 葉曉
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王江富

本發明公開了一種金屬層間通孔形成方法，在介質凹槽側壁上保留一定厚度的絕緣層材料，在后續對介質凹槽及對應通孔實施金屬層間介質一體化刻蝕時，由于介質凹槽側壁有絕緣層材料殘余的保護，介質凹槽的開口尺寸保持不變不會變大，同時也是介質凹槽側壁的殘余絕緣層材料的作用，通孔相對底層金屬即使有移位也不會偏移出相應的位線的底層金屬外面，不會因通孔移位造成的某一邊的金屬間距更小，避免相鄰通孔之間出現金屬短接風險，增加了底層金屬的通孔區域的工藝窗口，增加了次工藝的窗口邊距，從而提升了金屬層間通孔形成工藝的健康度。

技術領域

本發明涉及半導體制造技術，特別是涉及一種金屬層間通孔形成方法。

背景技術

現有Memory(存儲器)工藝基本只shrink(微縮)到55nm/40nm節點，Metal/Via(金屬/通孔)工藝的具體工藝流程一般如圖1所示，先做生長IMD(Inter metal Dielectric，金屬層間介質),之后metal photo/etch(曝光/刻蝕)部分IMD，然后Via photo/etch打開部分通孔(Via)，最后實施一體化刻蝕工藝(All-in-One etch)徹底打開露出底層金屬(Metal),填上Ti/TiN等的粘合層和銅層。如圖2所示，該工藝有2個缺點：金屬(Metal)在后續通孔(Via)刻蝕工藝和一體化刻蝕工藝(All-in-One etch)時會擴大頂部開口尺寸，導致存儲器陣列相鄰位線(Bitline)上的金屬短接(metal to metal short)風險；通孔移位(Viaoverlay shift)造成的某一邊的金屬間距(Metal space)更小。

發明內容

本發明要解決的技術問題是提供一種金屬層間通孔形成方法，能避免相鄰通孔之間出現金屬短接風險，增加底層金屬的通孔區域的工藝窗口，增加次工藝的窗口邊距。

為解決上述技術問題，本發明提供的金屬層間通孔形成方法，其包括以下步驟：

S1.在晶圓上進行底層金屬10工藝；

S2.生長金屬層間介質11；

S3.進行金屬層曝光/刻蝕，去除底層金屬10正上方的一定厚度的金屬層間介質11形成介質凹槽110；

S4.生長至少一層絕緣層材料12；

S5.進行絕緣層刻蝕，去除介質凹槽110底上的絕緣層材料12，介質凹槽110側壁上保留一定厚度的絕緣層材料12；

S6.進行通孔曝光/刻蝕,去除介質凹槽110底中央到底層金屬10之間的金屬層間介質11，形成介質凹槽110底中央到底層金屬10的通孔13；

S7.對介質凹槽110及對應通孔13實施金屬層間介質11一體化刻蝕，徹底打開金屬層間介質11漏出底層金屬10；

S8.去除介質凹槽110側壁的殘余絕緣層材料12；

S9.填充金屬14。

較佳的，所述金屬層間通孔形成方法為存儲器的存儲單元陣列位線的金屬層間通孔形成方法。

較佳的，所述絕緣層材料12是一層SiN。

較佳的，所述絕緣層材料12是Oxide/SiN/Oxide多層結構。

較佳的，步驟S4中生長的絕緣層材料12厚度在50?！?50埃之間。

較佳的，步驟S5中介質凹槽110側壁上保留的絕緣層材料12厚度在在10?！?0埃之間。

較佳的，步驟S9中，填充的金屬為Ti/TiN粘合層或銅材料。