[發明專利]一種高致密性耐電壓的等離子體噴涂氧化釔涂層制備方法

在審

• 申請號: 202210048670.5
• 申請日: 2022-01-17
• 公開（公告）號: CN114507837A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 王嘉雨;安朋娜
• 申請（專利權）人: 北京富創精密半導體有限公司
• 主分類號: C23C4/11
• 分類號: C23C4/11;C23C4/134;C23C4/02
• 代理公司: 沈陽優普達知識產權代理事務所(特殊普通合伙) 21234
• 代理人: 孫奇

本發明涉及一種高致密性耐電壓的等離子體噴涂氧化釔涂層制備方法，使用特殊的軸向大氣等離子體噴涂設備進行制備。具體步驟是：(1)使用亞微米至納米級氧化釔粉末并結合適當溶劑配置成溶液；(2)噴涂前對溶液進行適當處理；(3)對待噴涂的零件表面進行噴砂處理；(4)對零件進行致密大氣等離子體氧化釔涂層制備。該方法獲得的氧化釔涂層具有高致密性，高耐腐蝕性和抗電壓性。在耐等離子體刻蝕的環境中具有優異的表現。

技術領域

本發明涉及制備陶瓷涂層領域，特別是具有高耐電壓性，高致密涂層要求的涂層領域制備方法。

背景技術

傳統的鋁制零部件采用陽極氧化的方式，在鋁制零部件表面形成一層陽極膜來耐腐蝕，但其耐腐蝕性已不能滿足先進半導體設備的要求，鋁制零部件的壽命降低，其更換頻率越來越高，目前，很多企業采用在鋁基體上噴涂氧化釔的方式來增強其耐腐蝕耐磨性能，但大多使用粉末原料進行氧化釔噴涂，而粉末原料粒徑較大(40-60um)，生成的涂層孔隙較大。這樣會使得涂層內部容易嵌入污染雜質并且酸堿和等離子體等易于從孔隙處擊穿。而直接使用低納米粉末原料，又會產生流動性不足的問題從而影響噴涂過程。隨著集成電路納米制程越來越精細，對涂層的致密度和潔凈度要求會越來越高。

本專利使用懸浮液原料進行噴涂，噴涂火焰將溶劑蒸發后直接將細原料噴涂在基體表面上，這種方式產生的涂層致密性極強，具有良好的耐腐蝕性和耐電壓性，可用于集成電路刻蝕過程的高嚴苛環境中。

發明內容

本發明的目的是通過如下技術方案實現的：

一種高致密性耐電壓的等離子體噴涂氧化釔涂層制備方法，該涂層制備方法包括以下步驟：

(1)使用亞微米至納米級氧化釔粉末并結合適當溶劑配置成溶液；

(2)噴涂前對溶液進行適當處理；

(3)對待噴涂的零件表面進行噴砂處理；

(4)對零件進行致密大氣等離子體氧化釔涂層制備。

本發明進一步優選技術方案是，氧化釔涂層制備設備使用軸向大氣等離子體噴涂設備，即火焰噴射方向與原料輸送方向為同一軸向，無需垂直送料。

本發明進一步優選技術方案是，步驟(1)所述亞微米至納米級氧化釔粉末，粒徑在0.2um-5um之間。

本發明進一步優選技術方案是，步驟(1)所述的適當溶劑，選用去離子水或高純度乙醇。

本發明進一步優選技術方案是，步驟(2)所述的適當處理，將溶液放置在塑料封閉容器中，使用皮錘類似的硬質工具敲擊塑料容器使氧化釔原料與溶劑充分混合。

本發明進一步優選技術方案是，步驟(3)所述的噴砂處理，噴砂后粗糙度為2-5um。

本發明進一步優選技術方案是，步驟(4)所述的等離子體氧化釔涂層性能如下：涂層厚度在150-300um，粗糙度在0.4-4um之間，耐鹽酸腐蝕時間6小時，耐擊穿電壓5000V,孔隙率2％。

本發明的有益效果是：

1.本發明選用的高致密耐電壓等離子體噴涂氧化釔涂層，相比常規粉末噴涂的氧化釔涂層具有更好的致密性和耐電壓性，從而可使用在更嚴苛的集成電路制造等離子體刻蝕環境中。

2.本發明所選用的設備對噴涂原料具有更好的利用率，通過軸向送料技術可避免原料的浪費。

附圖說明

圖1本實施方式放大200倍的氧化釔涂層表面形貌的SEM照片。

圖2實施方式放大2000倍的氧化釔涂層表面形貌的SEM照片。

圖3實施方式放大200倍的氧化釔涂層截面形貌的SEM照片。