[發明專利]半導體結構及其形成方法

在審

• 申請號: 202210030628.0
• 申請日: 2022-01-12
• 公開（公告）號: CN114334866A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 章恒嘉
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/38
• 分類號: H01L23/38;H01L35/32;H01L35/34
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 高德志

一種半導體器件及其形成方法，所述半導體器件包括：半導體襯底，所述半導體襯底包括芯片區和圍繞芯片區的控溫區；位于所述控溫區的珀爾帖器件，所述珀爾帖器件包括位于所述控溫區的半導體襯底中且沿著所述芯片區邊界方向交替排布的若干P型摻雜區和若干N型摻雜區；位于所述N型摻雜區和P型摻雜區遠離芯片區一側的第一端金屬層和第二端金屬層，所述第一端金屬層電連接于所述若干N型摻雜區，所述第二端金屬層電連接于所述若干P型摻雜區；位于所述N型摻雜區和P型摻雜區靠近芯片區一側的半導體襯底中的第三端金屬層，所述第三端金屬層電連接于所述N型摻雜區與P型摻雜區。提高了控溫的效率。

技術領域

本申請涉及半導體領域，尤其涉及一種半導體結構及其形成方法。

背景技術

溫度變化對芯片的工作裝態、電路性能有影響。芯片在工作時，輸入功率只有一部分作有用功輸出，還有很多的電能轉化成熱能，使芯片中元器件溫度升高。而元器件允許的工作溫度都是有限的，如果實際溫度超過了元器件的允許溫度，則元器件的性能會變壞，甚至燒毀。晶體管、電阻、電容、變壓器、印制電路板、存儲器都是如此。

現有雖然可以使用一些控溫器件對芯片的溫度進行控制，但是控溫效率不高，并且控溫器件與芯片的集合封裝在一起使得整個器件的體積會較大。

發明內容

本申請一些實施例提供了一種半導體結構，包括：

半導體襯底，所述半導體襯底包括芯片區和圍繞芯片區的控溫區；

位于所述控溫區的珀爾帖器件，所述珀爾帖器件包括位于所述控溫區的半導體襯底中且沿著所述芯片區邊界方向交替排布的若干P型摻雜區和若干N型摻雜區；位于所述N型摻雜區和P型摻雜區遠離芯片區一側的第一端金屬層和第二端金屬層，所述第一端金屬層電連接于所述若干N型摻雜區，所述第二端金屬層電連接于所述若干P型摻雜區；位于所述N型摻雜區和P型摻雜區靠近芯片區一側的半導體襯底中的第三端金屬層，所述第三端金屬層電連接于所述N型摻雜區與P型摻雜區。

在一些實施例中，所述第三端金屬層為長條形的金屬層，所述長條形的金屬層電連接于所有的所述N型摻雜區和所述P型摻雜區。

在一些實施例中，所述第三端金屬層包括若干依次間隔的第三端子金屬層，每一個第三端子金屬層電連接于至少一對相鄰的N型摻雜區和P型摻雜區。

在一些實施例中，所述N型摻雜區和P型摻雜區靠近芯片區一側的半導體襯底中具有暴露出所述N型摻雜區和P型摻雜區的靠近芯片區的一側側壁表面的第一溝槽，所述第三端金屬層填充滿所述第一溝槽。

在一些實施例中，所述第一端金屬層和第二端金屬層均包括向遠離芯片區的方向凸出的若干齒狀部和連接于所述若干齒狀部的本體部，所述本體部與相應的N型摻雜區和P型摻雜區電連接。

在一些實施例中，所述第一端金屬層位于第二端金屬層下方，且所述第一端金屬層位于所述N型摻雜區和P型摻雜區遠離芯片區一側的半導體襯底中；所述半導體結構還包括介質層，所述第一端金屬層和第二端金屬層通過所述介質層隔離。

在一些實施例中，所述半導體結構還包括若干第一連接金屬墊和連接于每個所述第一連接金屬墊上表面的第一金屬插塞，所述第一連接金屬墊位于所述P型摻雜區遠離芯片區一側的半導體襯底中且與所述P型摻雜區遠離芯片區的一側電連接，所述第二端金屬層通過位于所述介質層中的第一金屬插塞與相應的第一連接金屬墊連接。

在一些實施例中，所述第一端金屬層位于第二端金屬層上方，且所述第二端金屬層位于所述N型摻雜區和P型摻雜區遠離芯片區一側的半導體襯底中；所述半導體結構還包括介質層，所述第一端金屬層和第二端金屬層通過所述介質層隔離。